2016 Fiscal Year Research-status Report
Si基板上光学素子作製のための低損失バッファー層の開発と高機能デバイスの実現
| Project/Area Number |
15K20960
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
星井 拓也 東京工業大学, 工学院, 助教 (20611049)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | 半導体界面評価 / III-V族化合物半導体 |
|---|
| Outline of Annual Research Achievements |
極薄バッファー層によるIII-V族化合物半導体のSi基板上結晶成長は光電気集積回路の実現に重要であるだけでなく、省資源・低コストで高性能光学素子の作製を可能にすることが期待される技術でもある。Si(111)基板上でのInAs結晶成長は大きな格子定数の差を持つにもかかわらず、非常に高品質な結晶膜が得られることが知られているが、前年度の段階ではSi(111)面上の(7x7)構造を確認できておらず、本年度も基板前処理の検討を継続した。
並行して、デバイス作成時に有用と考えられるSi基板上およびSOI基板上への特定領域への選択成長を検討するためのEBリソグラフィの条件検討を行い、100nmの細線構造を形成できることを確認した。微小領域からの選択成長は成長初期の核発生密度を制御することができ、結晶粒界に起因する欠陥抑制に効果的であると期待される。そのため、成長結晶の表面積の増大を考慮する必要はあるが、選択成長と全面成長との比較を行うことで成長界面における本質的な欠陥と、成長領域サイズに依存する欠陥とを分離して評価できるようになると期待できる。
さらに埋め込み界面の評価に重要となるポテンシャル掃引アドミタンス法と過渡容量分光法(DLTS)の組み合わせによる測定において、電子準位の深さ位置および準位密度の定量性を高めうる解析法について検討した。ポテンシャル掃引アドミタンス法におけるバックグラウンドの理論式を求め、それを差し引くことで欠陥からの応答を抽出し、高精度化を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
4: Progress in research has been delayed.
Reason
評価手法の確立については順調に進んでいると言えるが、評価を行う対象の結晶成長に難航している。
Si(111)面の(7x7)構造を獲得するために、Si基板での成長実績のあるMBEを用いての熱処理を行い、(7x7)構造上に初期InAsバッファー層の成長を行う計画であったが、本研究とは直接の関係性を持たない研究目的での装置構成の変更に加え、MBEチャンバーのターボ分子ポンプおよびシャッター制御用のコンプレッサに故障が相次ぎ、正常な成長の可能な状況を実現できなかった。
|
| Strategy for Future Research Activity |
装置を構成する物品についての修理・メンテナンスが一段落したため、状態を確認しながら再稼動させ、条件出しを経て本来の研究計画を実行する予定である。Si(111)面の(7x7)構造の獲得と初期InAsバッファーの層状成長のための条件出しを迅速に行い、これまでに確立した評価手法を用いて成長界面の電気的な評価を行う。
|
| Causes of Carryover |
現在の所属機関の装置の立ち上げに際して必要となる基板ホルダなどの購入は行ったものの、進捗の遅れから昨年度から先送りした装置導入などは今年度もおこなわなかった。また、装置トラブルにより十分な回数の成長を行えなかったため、MBEの材料金属の補充が年度内に必要とならなかった。なお装置トラブルの修繕は別予算でまかなうことができた。
|
| Expenditure Plan for Carryover Budget |
Si基板上にInAs薄膜を成長させるための材料および設備(高純度金属、るつぼ)などを導入する。加えて成長前の基板洗浄をより清浄な環境で行うことができるように、プロセス用品を新調する予定である。
|
