• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2015 Fiscal Year Research-status Report

高電磁環境下での周期的多重過渡故障のオンラインマスク法

Research Project

Project/Area Number 15K21413
Research InstitutionNihon University

Principal Investigator

新井 雅之  日本大学, 生産工学部, 助教 (10336521)

Project Period (FY) 2015-04-01 – 2018-03-31
Keywords双対近似回路 / オンライン誤りマスク / 同時多重過渡故障 / インバータスイッチングノイズ
Outline of Annual Research Achievements

本年度は,当初の研究計画に基づいて,まず逆論理近似回路に基づく誤り検出回路構成法について検討を進めた.インバータのノイズによる過渡故障は,ある時刻に複数発生するが,全て互いに同相であると仮定する.提案手法では,元の回路の一部の機能のみ等価な近似回路と,元の回路に対する双対な論理設計とを組合せた双対近似回路を導入する.元の回路の出力と双対近似回路の出力を比較することによって,面積オーバヘッドを低減しつつ,同相な同時多重過渡故障の検出を実現する.小規模な組合せ論理回路F,およびISCAS’89ベンチマーク回路s27を用いてシミュレーション実験を行った.実験では,2重化,双対回路を用いた誤り検出,近似回路を用いた誤りマスク,双対近似回路を用いた誤り検出の各対象回路に対して,単一または2重縮退故障を挿入し,任意の1パターン,および可能な全パターンの入力を印加した場合の応答を観測し,多重故障検出能力および出荷前テストでの検出可能性について評価を行った.単一故障に対しては,全ての回路構成において全ての故障が検出可能であった.一方,同相2重故障も発生する場合,回路Fにおいては13個の故障が障害発生となったものの,多くはテスト可能であった.しかし,s27では84%の故障が障害となり,またテスト可能であったのは34%であった.これは,回路内のNOTゲートの配置によるものと考えられるが,現在原因を調査中である.また,クリティカルエリアに基づいた故障カバレージ算出法,インバータスイッチングノイズに耐性を持つネットワーク設計法,低消費電力テストベクトル生成法についても研究を進めた.研究成果の一部を5件の国際会議, 4件の国内研究会で発表した.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初の研究計画に基づいて,まず逆論理近似回路に基づく誤り検出回路構成法について検討を進めた.入力信号を除く信号に発生する単一故障に関しては,双対回路によってほぼ完全に検出可能であることが判り,概ね順調に進展していると言える.ロックステップDET-FF構成法に関しては進めていないが,これは実験の結果から,NOTゲートの前後に印加される多重過渡故障に関してはロックステップでの除去が困難という新たな知見が得られたためである.また,速度,自由度の面から,当面は評価用チップを作成せずにレイアウトデータを用いてシミュレーションを行うこととした.

Strategy for Future Research Activity

双対近似回路を用いた場合の面積と信頼度のトレードオフが実験により示されたため,次年度は予定どおりクリティカルエリアを考慮した信頼度評価を行い,最適な近似回路構成法について検討を進める.また,実験で明らかとなったNOTゲート近傍の2重故障の問題に関して,論理合成に基づく対応策を検討する予定である.

Causes of Carryover

海外出張旅費精算の際,適用される為替レート表の認識の違いにより1円の誤差が生じた.

Expenditure Plan for Carryover Budget

旅費等に使用する.

  • Research Products

    (5 results)

All 2015

All Presentation (5 results) (of which Int'l Joint Research: 2 results)

  • [Presentation] Note on Dependable Logic Design by Ambipolar Device and Its Fault Modeling2015

    • Author(s)
      Dan Takahashi, Masayuki Arai
    • Organizer
      IEEE Workshop on RTL & High Level Testing (WRTLT 2015)
    • Place of Presentation
      Mumbai, India
    • Year and Date
      2015-11-25
    • Int'l Joint Research
  • [Presentation] Note on Fast Bridge Fault Test Generation Based on Critical Area2015

    • Author(s)
      Masayuki Arai, Shingo Inuyama, Kazuhiko Iwasaki
    • Organizer
      15th International Conference on Algorithms and Architectures for Parallel Processing
    • Place of Presentation
      Zhanjiajie, P.R. China
    • Year and Date
      2015-11-18
    • Int'l Joint Research
  • [Presentation] 物理的なテストカバレッジ (物理カバー率) の検証方法の開発2015

    • Author(s)
      永村美一, 小山徹, 松嶋潤, 朝永和洋, 星豊, 野村周司, 岩崎一彦, 新井雅之
    • Organizer
      第36回ナノテスティングシンポジウム
    • Place of Presentation
      千里ライフサイエンスセンター(大阪府豊中市)
    • Year and Date
      2015-11-11
  • [Presentation] Testbeds of a Hybrid-ARQ-Based Reliable Communication for CANs in Highly Electromagnetic Environments2015

    • Author(s)
      Muneyuki Nakamura, Mamoru Ohara, Aromhack Saysanasongkham, Masayuki Arai, Kazuya Sakai, Satoshi Fukumoto, Keiji Wada
    • Organizer
      IEEE Future Energy Electronics Conference (IFEEC 2015)
    • Place of Presentation
      Taipei, ROC
    • Year and Date
      2015-11-01
  • [Presentation] A low capture power test generation method using capture safe test vectors2015

    • Author(s)
      Atsushi Hirai, Toshinori Hosokawa, Yukari Yamauchi, Masayuki Arai
    • Organizer
      IEEE European Test Symposium
    • Place of Presentation
      Cluj-Napoca, Romania
    • Year and Date
      2015-05-23

URL: 

Published: 2017-01-06  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi