2016 Fiscal Year Research-status Report
デジタル演算回路による大規模シリコン神経ネットワーク（国際共同研究強化）
| Project/Area Number |
15KK0003
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
河野 崇 東京大学, 生産技術研究所, 准教授 (90447350)
|
|---|
| Project Period (FY) |
2016 – 2018
|
| Keywords | シリコン神経ネットワーク / 脳型コンピュータ |
|---|
| Outline of Annual Research Achievements |
2018年3月より渡航予定のフランスボルドー大学の共同研究者と、渡航中の研究テーマについて協議を行ってきた。本研究の目標は、神経スパイク情報伝達バスの基礎技術の構築であるが、特に、実装方式やモデルの粒度などが異なる多種類のシリコン神経ネットワークチップや、デジタルコンピュータによるソフトウェアシミュレーションなど、神経スパイクを用いて情報処理を行う多種類のシステム間を相互接続する技術の開発がポイントである。このため、本研究では、研究提案者及び共同研究者のグループで開発された方向性の異なるシリコン神経ネットワーク間の接続バス規格の開発を軸として、非シリコン神経ネットワークデバイスをサポートできるよう拡張する。これまでに、対象とするシリコン神経ネットワークチップの選定について協議し、共同研究者のグループにて現在開発中の次世代アナログ回路シリコン神経ネットワークチップが研究提案者の渡航時期までに開発完了した場合は新型チップと研究提案者側で開発済みのデジタル回路シリコン神経ネットワークとの接続を、そうでない場合は、共同研究者側のデジタル回路シリコン神経ネットワークと研究提案者側で開発中のアナログ回路シリコン神経ネットワークチップとの接続を研究基盤とすることとした。また、MEAデバイスなどの神経生理学実験装置との接続に関して、デジタルコンピュータを介して接続することが可能であるため、非シリコン神経ネットワークデバイスとの接続に関しては、デジタルコンピュータとの接続が最も重要であり、これを対象とすることに合意した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
協議を進めることにより、共同研究先の研究状況を把握し、渡航後速やかに研究を開始できるよう準備をすすめることができた。
|
| Strategy for Future Research Activity |
本年度は、特に接続バスの実装に用いるＦＰＧＡシステム関連の準備を行う。デジタル回路シリコン神経ネットワークはＦＰＧＡ上に実装するため、神経スパイク情報伝達バスの回路とシリコン神経ネットワークは同じＦＰＧＡ上に実装されるため、大規模なＦＰＧＡチップに高速通信用の接続配線が可能なハードウェアが必要である。一方、アナログシリコン神経ネットワークをバスに接続する場合には、アナログシリコン神経ネットワークチップと神経スパイク情報伝達バスの回路との間の比較的小規模なブリッジ回路が必要になるのみでるため、高速通信用の接続配線及び中低速通信用の接続配線の両方が可能なハードウェアが必要である。また、ＰＣとの接続はＵＳＢ又はＰＣＩｅを用いるため、そのための配線を備えたハードウェアを用意する。
|
