2004 Fiscal Year Annual Research Report
| Project/Area Number |
16092210
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
高木 直史 名古屋大学, 大学院・情報科学研究科, 教授 (10171422)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高木 一義 名古屋大学, 大学院・情報科学研究科, 講師 (70273844)
|
|---|
| Keywords | アルゴリズム / ハードウェアアルゴリズム / 算術演算回路 / 組合せ回路 / VLSI / 計算複雑さ |
|---|
| Research Abstract |
ハードウェアアルゴリズムの性能評価に関して、以下の研究成果を得た。
(1)Karatsubaアルゴリズムに基づく、乗算の新しいハードウェアアルゴリズムを開発し、従来の配列型乗算アルゴリズムおよびWallace木を用いた乗算アルゴリズムと性能の比較を行った。回路設計支援ソフトウェアを用いて論理合成と配置配線を行うことで、スタンダードセル方式のLSI上に実現した場合の計算時間および面積を評価した。新しい乗算器は、素子数は少なく、配線が複雑であるが、配置配線の結果、面積が小さくなることが明らかになった。
(2)冗長2進表現の絶対値計算を用いた、整数除算の新しいハードウェアアルゴリズムを開発した。これに基づく除算器の組合せ回路モデル上での段数は演算数の長さに比例し、素子数は演算数の平方に比例する。また、VLSIモデル上での面積は演算数の平方に比例する。現在、回路設計支援ソフトウェアを用いて論理合成と配置配線を行い、スタンダードセル方式のLSI上に実現した場合の計算時間および面積の評価を進めている。
(3)算術演算のための減算シフト型ハードウェアアルゴリズムの自動合成システムを構想し、開発を開始した。この自動合成システムでは、ハードウェアアルゴリズムの性能の見積もりを基に、アルゴリズム中のさまざまなパラメータを決定する。
|
