2006 Fiscal Year Annual Research Report
| Project/Area Number |
16092210
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
高木 直史 名古屋大学, 大学院情報科学研究科, 教授 (10171422)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高木 一義 名古屋大学, 大学院情報科学研究科, 助教授 (70273844)
|
|---|
| Keywords | アルゴリズム / ハードウェアアルゴリズム / 算術演算回路 / 組合せ回路 / VLSI / 計算複雑さ |
|---|
| Research Abstract |
ハードウェアアルゴリズムの性能評価に関して、以下の研究を行った。
(1)配線層数の乗算器の回路面積への影響
スタンダードセル方式のVLSIにおいては、配線層数の増加により配線の複雑さによる面積の増加量が小さくなり、セルの総面積が回路面積に直接反映されるようになってきた。そこで、前年度までに提案したKaratsubaの方法に基づく新しいハードウェアアルゴリズムを含む6種類のアルゴリズムについて、それらに基づく乗算器の回路面積が、VLSIの配線層数によりどのような影響を受けるかを明らかにした。
(2)冗長2進表現の絶対値計算を用いた整数開平のハードウェアアルゴリズム
2進非回復型減算シフト法に基づく、整数開平のハードウェアアルゴリズムを開発した。部分残余を符号と絶対値の組で保持し、絶対値を冗長2進表現で表す。漸化式の計算を桁上げの伝搬なしに高速に行い、かつ、演算数の正規化を必要としない。アルゴリズムに基づく開平回路は組合せ回路モデル上での段数が演算数の長さに比例し、素子数が演算数の長さの平方に比例する。また、VLSIモデル上での面積が演算数の長さの平方に比例する。
(3)GF(2^m)上の乗算・逆元計算の統合ハードウェアアルゴリズム
楕円曲線暗号の処理に現れるGF(2^m)上の乗算と逆数計算の統合ハードウェアアルゴリズムを開発した。MSB-firstの乗算アルゴリズムと拡張ユークリッド法に基づく逆元計算アルゴリズムの各ステップにおける計算の類似性に着目し、この二つのアルゴリズムを改変して統合した。このアルゴリズムに基づく複合回路は、乗算回路と逆元計算回路を別々に実現するよりも約4割小さな面積で構成される。
|
