2005 Fiscal Year Annual Research Report
完全室温動作シリコン単電子・量子・CMOS融合集積回路ナノデバイスに関する研究
| Project/Area Number |
16201029
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
平本 俊郎 東京大学, 生産技術研究所, 教授 (20192718)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
桜井 貴康 東京大学, 国際・産学共同研究センター, 教授 (90282590)
更屋 拓哉 東京大学, 生産技術研究所, 助手 (90334367)
|
|---|
| Keywords | ナノテクノロジー / 単電子トランジスタ / MOSFET / クーロンブロッケード / CMOS回路 / 量子効果 / 新機能デバイス / 室温動作 |
|---|
| Research Abstract |
本研究の目的は,ナノ構造中で新たに発現する単電子効果および量子効果を積極的に利用し室温で動作するシリコン新機能デバイスと,既存のCMOSデバイスを融合させた新しい概念の集積回路を実現することである.本研究の主な特徴は,ナノ構造中の物理やデバイス物理だけでなく回路技術まで考慮して集積化を目指す点,室温動作を目指す点,および実際に回路を試作して新概念の優位性を実証しようとする点である.昨年までに室温動作の単電子トランジスタを1チップ上に集積し,各種回路動作を室温で実証することに成功している.本年度は,室温で動作する単電子トランジスタを回路中で低電圧動作させるための検討を行った.その結果,ゲート酸化膜厚を薄くしてトランジスタの利得を高くすると,負性微分コンダクタンス特性のピークの半値幅が小さくなることを初めて見いだした.ピークの半値幅が小さいと低い電圧で微分負性コンダクタンスが起こるため,回路の低電圧動作が可能となる.この結果は,単電子トランジスタのモデリングによる計算結果とも良く一致する.また,負性微分コンダクタンス特性の山谷比,および単電子トランジスタの利得は,ともに室温では世界最大であり,昨年度以来取り組んできた単電子トランジスタの作製プロセスが有効であることを示している.これらの成果は,完全室温動作シリコン単電子・量子・CMOS融合集積回路の実現の可能性を飛躍的に向上させる重要な成果である.
|
