2005 Fiscal Year Annual Research Report
省電力LSI用高誘電率ゲート絶縁膜の自己整合プロセス開発
| Project/Area Number |
16360156
|
|---|
| Research Institution | KYUSHU UNIVERSITY |
|---|
Principal Investigator |
中島 寛 九州大学, 産学連携センター, 教授 (70172301)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
中島 英治 九州大学, 大学院・総合理工学研究院, 教授 (80180280)
|
|---|
| Keywords | シリコン / 高誘電率絶縁膜 / 電子サイクロトロン共鳴プラズマ / 酸化膜 / 窒化膜 / 省電力LSI / Hf酸化膜 |
|---|
| Research Abstract |
本研究では、電子サイクロトロン共鳴(ECR)プラズマを活用したSiの低温酸化、Hf金属膜のスパッタ堆積、金属膜の表面酸化、およびその後の酸素制御熱処理により、SiO_2膜換算膜厚(EOT:Effective Oxide Thickness)で1.0nm以下のゲート絶縁膜(High-k)形成に関する技術基盤を確立することを目的としている。目標は、同一EOTのSiO_2膜と比較して4桁以上のリーク電流低減、Si酸化膜と同程度の界面特性の実現である。
これを実現するため、以下のプロセスを開発した。(1)Ar/O_2混合プラズマ[最適条件:O_2/Ar=0.1/30scccm]による1.2nmのSiO_2膜形成、(2)スパッタリングによる3nmのHf金属の堆積、(3)酸素プラズマ照射によるHf表面酸化、を同一真空中で行い、急速熱処理により組成変調条件を広範囲に調べた。本年度に得られた成果は以下の通りである。
1.熱処理条件を650℃、30秒とした時、Hfの表面酸化時間は8.5分が最も低いEOTが得られた。種々の処理条件を調査した結果、この条件が最適で、EOTは1.1nmであった。また、リーク電流は同一膜厚のSiO_2膜と比較して4桁低減し、C-V特性からHigh-k/Si界面はSiO_2/Si界面と同程度であることを示した。(APL誌に投稿予定)
2.High-k膜上のゲートメタルとしてTaNの成膜プロセスを確立した。デバイス作成において不可欠となるTaNのエッチングは、Hfをマスク材とした化学処理により5μmサイズの加工ができた。(J.J.A.P誌に投稿予定)
3.High-kゲートMOSFETの試作プロセスを完成させた。試作したデバイスは、同一膜厚のSiO_2と比較して相互コンダクタンスが40%増加していた。
|
