| Research Abstract |
本年度は,離散ホイヘンスモデル(DHM)を固定小数点演算法でロジック化した場合の計算精度の検討と,ハードウェア化の基礎的な検討を行った。
DHMは非常に単純なアルゴリズムで音場の計算が行えるため,ハードウェア化に非常に向いている。さらに,ほとんどが加減算で計算されるため,固定小数点演算(整数演算)が可能となる。これは,ハードウェア化にとって非常に大きなメリットで,製作コストを大幅に削減できることになる。しかしながら,DHMはもともと実数演算を仮定しているため,固定小数点演算の場合の誤差が問題になる。特に,DHMではセル間で繰り返しデータをやりとりするため,誤差の蓄積が問題となる可能性がある。そこで,C言語で開発されているDHMシミュレータを固定小数演算化し,データのビット長と誤差の関係を検討した。500mの音響管に相当する1次元モデルおよび1m^3の残響室に相当する3次元モデルでシミュレーションした結果,当初考えていたようにディジタルオーディオ標準の16ビットでは精度が全く足りず,最低でも32ビットは必要であることが明らかになった。これは,浮動小数点演算では単精度実数演算に相当する情報量であるため,妥当な結果であると考えられる。
一方,DHMのハードウェア化に関する検討であるが,当初考えていたDSPによる評価では満足行く結果が得られなかった。これは,DSPが数値計算向きではなく信号処理用のエンジンであるためである。そこで,DSPに替わるものとしてFPGA(Field Programmable Gate Array)に着目し検討を行った。FPGAは,ハードウェア記述言語(HDL)により,内部に論理回路を自由に構成できるデバイスである。これを用いると,個々のロジックICを組み合わせる必要はなく,簡単にカスタムLSIを設計できるという利点がある。DHMのセルをFPGA内部に構成するための論理シミュレーションを行ったところ,100万ゲート規模のミドルクラスのFPGAで約1,000個のセルが合成可能であることがわかった。したがって,1セル当たり1,000ゲートの論理回路でDHMが実現できることになる。これを1m^3の残響室に相当する3次元モデルで考えると,最高周波数を10kHz,1波長当たり10セルを用いるとすると,ハイエンドのFPGAが数10個あればリアルタイムシミュレーションできることになる。同じ条件で汎用コンピュータを使用すると,40TFLOPSの地球シミュレータ規模のスーパーコンピュータが必要である。本研究は,ターゲットをFPGAに変更したことから,開発環境の立ち上げに手間取り,実機によるデータの入出力までは実施できなかった。これらは,今後の課題としたい。
|
