2004 Fiscal Year Annual Research Report
再構成可能な論理デバイスを用いた低消費エネルギ化手法に関する研究
| Project/Area Number |
16560303
|
|---|
| Research Institution | Kumamoto University |
|---|
Principal Investigator |
飯田 全広 熊本大学, 工学部, 助教授 (70363512)
|
|---|
| Keywords | 低消費電力 / フィールドプログラマブルゲートアレイ(FPGA) / 消費電力削減方式 / 回路分割 / 回路再構成 |
|---|
| Research Abstract |
システムLSIの課題の一つである消費電力危機に対して、システムLSIに集積されたリコンフィギャラブルロジックを利用した消費電力削減方式の確立を目的とし、研究期間内に消費電力削減方式の提案、およびシミュレーションによる評価を行うべく,以下のような計画で研究を進めた.
(1)予備評価
提案方式による消費電力の削減を実現するために原理の実証を予備評価として行った。また、複数の回路分割方式について同様な評価を行った。
(2)プロファイリング方式の検討
先の予備評価を踏まえて、回路から入力データと活性化回路部分との関係情報の収集および分析を行った。また、プロファイリング結果に基づきこれらの制御対象が変更可能な回路分割生成ツールおよび動的消費電力見積りツールの検討・作成も行った。
(3)パフォーマンス-パワー・トレードオフ制御方式の検討
オリジナルの回路をプロファイルにしたがって部分回路に分割し、入力データによって回路を切り替える方式を提案した。さらにそれを発展させ、逆に電力をかけても性能を向上する方向の改善方式の検討に着手した。すなわち、パフォーマンス-パワー・トレードオフを回路の書き換えによって制御する方式について検討した。
|
