2004 Fiscal Year Annual Research Report
動的再構成ロジックを用いたロータリエンコーダ誤差測定システムの研究
| Project/Area Number |
16560372
|
|---|
| Research Institution | Shizuoka Institute of Science and Technology |
|---|
Principal Investigator |
玉真 昭男 静岡理工科大学, 理工学部, 教授 (90267865)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
益田 正 静岡理工科大学, 理工学部, 教授 (10106891)
|
|---|
| Keywords | ロータリエンコーダ / 誤差測定回路 / FPGA / 検出ヘッド / 内挿誤差信号 |
|---|
| Research Abstract |
1.新ロータリエンコーダ校正システム機構部の試作
・市販エンコーダの高精度化に伴い、ロータリエンコーダ校正システムにおいても、微小角測定の高分解能化と高精度化が必要である。
・エンコーダの測定において,検出ヘッドを多数取り付け,それぞれの測定データを平均化することにより高精度化を図れる.これまでは3つ載っているエンコーダの内の1つを8ヘッドにしただけだったが,今回、3つのエンコーダ全てに8個の検出ヘッドを搭載し、全体で32個とした新校正システムの機構部を試作した.
・検出ヘッドをこれまでの8個から32個と大幅に増加させ、32個の信号を平均化することによって、信号のばらつきの低減と、無視することが限界にきているピッチ誤差の低減が可能になった。
2.上記機構部に対応した新しい誤差測定回路ボードの試作
・652ピンDSP内蔵FPGA1個、168ピン256MB DIMM1個、4Mbの高速SRAM×6個(合計3MB)、50ピンコネクタ1個を搭載した、新しい誤差測定回路ボードを試作した。
・大容量・低速のメモリであるDIMMと、低容量(1Mb)・高速のメモリであるFPGA内蔵メモリの速度差を埋めるため、高速FIFO(First-in First-out)の設計が鍵となった。
・ボードの設計を工夫し、メインクロック周波数を50MHz→100MHzと2倍高速にしても動作するように改良した。
3.所期の目標を達成
・メインクロック周波数を2倍高速にした結果,分解能が0.001秒に向上した.
・本ボードを新ロータリエンコーダ校正システム機構部に取り付け、実試験を行った結果、所期の性能を確認した。
・エンコーダ信号入力本数最大40、内挿誤差信号数最大6700万点を仕様とする新しい誤差測定回路を実現することが出来た。
|
