2004 Fiscal Year Annual Research Report
| Project/Area Number |
16650013
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
笹尾 勤 九州工業大学, 情報工学部, 教授 (20112013)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
梶原 誠司 九州工業大学, 情報工学部, 教授 (80252592)
井口 幸洋 明治大学, 理工学部, 助教授 (60201307)
|
|---|
| Keywords | FPGA / メモリ / 再構成可能論理 / BDD / 関数分解 / 論理設計 |
|---|
| Research Abstract |
LSIの集積化・微細化が進み、マスクの開発費用や設計費用が膨大なものとなっている。一方、製品寿命はますます短くなり、専用SoCの開発が経済的観点や環境保護の観点から現在と同様な開発手法では難しくなっている。従って、今後は製品寿命を長くできるような書き換え可能なLSIが重要になる。本研究では、設計検証が容易で、且つ応用情報機器のライフサイクルを長くできるプログラマブル・ロジック・デバイス(Programmable Logic Device : PLD)に関して、デバイス、論理合成、およびその応用を開発する。
1.LUTリングアーキテクチャーの開発
LUTリングは、単一あるいは、複数のメモリとプログラム可能な接続回路網を用いてLUTカスケードを模擬する。回路シミュレーションにより、LUTリングは同一周波数で動作するマイクロプロセッサ上のソフトウェアに比べて5〜50倍高速という結果を得た。LUTリングの応用分野としては、カスタム論理回路ほど高性能・低電力が要求されないが、マイクロプロセッサよりも高速で、低消費電力が要求されるものが考えられる。
2.LUTリングの論理設計手法の開発.
LUTリングを用いた順序回路の構成法を開発した。そして、種々のベンチマーク回路をLUTリングで実現し、必要な総メモリ量を求めた。順序回路型LUTカスケードは、メモリパッキングという手法を用いて、必要なメモリを削減可能である。そのアルゴリズムを開発し、種々の関数に適用したところ、平均すると40%メモリを削減可能なことがわかった。
3.LUTリングの応用の開発
LUTリングのAESの暗号回路への応用を開発した。
そのほか、ディジタルフィルタを合成した。現在は、LUTリングのプロトタイプをFPGAのボード上で動かしている。
|
