2004 Fiscal Year Annual Research Report
超並列リコンフィギャラブル多値VLSIコンピューティングに関する研究
| Project/Area Number |
16656103
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
|
|---|
| Keywords | リコンフィギャラブルVLSI / 多値集積回路 / 細粒度パイプライン / 多値しきい論理 / 2線式ソースカップルドロジック / ダイナミック記憶 / 2次元セルラアレー / 電流線形加算 |
|---|
| Research Abstract |
VLSI配線複雑性に起因する性能ボトルネック,電力増大の問題の解消するため,多値VLSIコンピューティングに基づきハードリソースを徹底活用する超並列リコンフィギャラブルアーキテクチャを提案した.その主要な成果を下記に列挙する.
(1)リコンフィギャラブルVLSIのアーキテクチャ
超並列,データ依存グラフの直接マッピング,プログラムカウンタレス,ビットシリアル細粒度パイプライン,ロジックインメモリなどの新しいアーキテクチャを駆使した構成法を考案した.
(2)セルラアレーの構成法-細粒度セルと隣接間転送
配線遅延を解決するため,隣接8近傍間での転送に基づく2次元セルラアレーが有用である.これは処理アルゴリズムを表現するデータ依存グラフノードの直接アロケーションを前提にしている.この構成に適合するセル機能を定義しそのモデル化を行うと共に,しきい論理による論理設計法を検討した.
(3)セルの多値集積回路化
2線式ソースカップルドロジックと呼ぶ,多値電流モード差動形論理回路を用いたセル回路の構成法を提案した.また,ゲート容量に電荷を記憶するダイナミック記憶を徹底的に活用したゲートレベル細粒度パイプラインを考案.
(4)多値集積回路による設計・試作と評価
セル単体と小規模セルラアレーの集積回路VDECを利用して設計・試作を行った.その結果,同等2値回路方式によるものと比較しても十分利点があることを実証できた.
|
