| Research Abstract |
本年度は,まず,従来のチップ内バスデータ方式の問題点の洗い出しを行った.すなわち,ダイレクト・メモリ・アクセス(DMA)方式における2つの転送ボトルネックについての考察を行った.(1)アドレスバスおよびデータバスにバス配線資源を機能的に分けアドレスとデータの組を1回のデータ転送で送受信しているため,限られた配線資源においては,データの配線に占める割合が低下してしまう.(2)DMAコントローラ(DMAC)がバス転送の集中管理を行っているため,データ転送がDMACを介在した2ステップとなり,転送速度が低下してしまう.以上の転送ボトルネックが発生していることを明らかにした.
次いで,パケット通信プロトコルを活用した新しいチップ内データ転送方式を考案した.すなわち,限られたバス資源を時分割で機能割当てを行い,また,制御を各モジュールに分散させることで転送ステップを減少させる方式を提案した.(1)ブロックデータの開始アドレス,データサイズ等のアドレス情報をバス幅最大で転送を行う.さらにバス幅最大でデータのみの転送を連続して転送完了まで実行する.以上のことから,バスに対するデータ密度が最大で2倍に増加できる.(2)DMACのようなバスの集中管理を各モジュールで分散して行うことで,データ転送に要するステップ数を1ステップに減少させた.これにより,最大で2倍の高速化が実現できる.(3)1本のバスに2値データを転送するのではなく,4値データを活用することで最大2倍の転送量増加が見込める.以上の3点の方式を融合による相乗効果で,従来方式に比較して最大8倍の高速転送が実現できる.
この方式に関する研究成果は,多値論理研究で最も権威のあるISMVL(多値論理国際シンポジウム)に2004年に採録され,また,電子情報通信学会の英文誌Cに2004年に発表された.
|
