• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2005 Fiscal Year Annual Research Report

パケット通信に基づくチップ内高速多値データ転送VLSIの開発

Research Project

Project/Area Number 16700045
Research InstitutionTohoku University

Principal Investigator

望月 明  東北大学, 電気通信研究所, 助手 (40359542)

Keywordsダイナミック論理 / 差動ロジック / クロストーク / ノイズ / シュミット・トリガ / ラッチ / フリップフロップ / マイクロプロセッサ
Research Abstract

本年度は,チップ内データ転送を高速化するために必要な多値回路技術の高性能化を行った.現在の半導体チップは,動作周波数の向上による高速演算も重要であるが,高密度化による消費電力増大の問題の解決も必須である.そのため,ダイナミック動作に基づく多値差動ロジックを提案し,その評価を行った.この手法は2つあり,(1)電流源を動的に制御し無駄電力を低減させる方法,および(2)差動ロジック自身がダイナミック動作し,電流パスをカットし低電力化を達成する方法がある.
まず,(1)について,54ビット乗算器に活用したところ,従来2値CMOS回路に比較して演算速度を保つよりむしろ1.3倍の高速化を達成しつつも,消費電力を約75%削減できた.(2)について,Signed-Digit数全加算器に活用したところ,従来2値CMOS回路に比較して演算速度を同等に保ったまま,60%以上の消費電力削減に成功した.
また,回路の信頼性について多値回路技術においては,2値回路に比較してノイズマージンが小さいといった性質があり,さらに近年の微細化に伴いシグナル・インテグリティ問題が顕著化し,特に隣接配線のクロストークノイズによる誤動作が問題となっている.そこで差動対回路を2個相補動作させさらに差動シュミット・トリガ回路を並列に動作させることにより,パルス状の同相ノイズが印加されても,ほぼそのノイズを除去できる回路技術を提案した.これにより,データ転送時に発生が予想されるクロストークノイズ問題を解決できるものと考えている.
従来までの多値回路の研究では,記憶動作はダイナミック形であり,パイプライン等に向いていた.しかしながら,静的な記憶要素であるスタティックラッチやフリップフロップ等の実現は困難であった.ここで,ダイナミック差動ロジックとインバータループを組み合せることで,高速かつ低消費電力な4値フリップフロップの構成に成功した.この成果により,多値順序回路を形成可能となり,マイクロプロセッサをはじめとする汎用ディジタルLSIの構成ができる.すなわちチップ内データ転送のデータパス部が構成可能となり,多値高速転送が可能となる.

  • Research Products

    (6 results)

All 2005

All Journal Article (6 results)

  • [Journal Article] Design of a Low-Power Multiple-Valued Integrated Circuit Based on Dynamic Source-Coupled Logic2005

    • Author(s)
      Akira Mochizuki
    • Journal Title

      Journal of Multiple-Valued Logic and Soft Computing 11・5-6

      Pages: 481-498

  • [Journal Article] 0.2V-Swing Multiple-Valued Differential-Pair Circuit and Its Application to Arithmetic VLSI2005

    • Author(s)
      Akira Mochizuki
    • Journal Title

      14th International Workshop on Post-Binary ULSI Systems 14

      Pages: 35-41

  • [Journal Article] Multiple-Valued Duplex Asynchronous Data Transfer Scheme for Interleaving in LDPC Decoders2005

    • Author(s)
      Naoya Onizawa
    • Journal Title

      Proc.35th IEEE International Symposium on Multiple-Valued Logic 35

      Pages: 138-143

  • [Journal Article] A 1.88ns 54x54-bit Multiplier in 0.18μm CMOS Based on Multiple-Valued Differential-Pair Circuitry2005

    • Author(s)
      Akira Mochizuki
    • Journal Title

      Symposium on VLSI Circuits

      Pages: 264-267

  • [Journal Article] 多値差動ロジックに基づく高性能4値フリップフロップの構成2005

    • Author(s)
      白濱 弘勝
    • Journal Title

      平成17年電気関係学会東北支部連合大会 1 I11

      Pages: 319

  • [Journal Article] 電流モード多値回路技術の展望2005

    • Author(s)
      望月 明
    • Journal Title

      多値論理研究ノート 28

      Pages: 1-1-1-8

URL: 

Published: 2007-04-02   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi