大規模プロセッサ設計のための高速及び高信頼シミュレーション技術の開発

2004 Fiscal Year Annual Research Report

• Project/Area Number: 16700055
• Research Institution: The University of Electro-Communications
• Principal Investigator: 吉瀬 謙二 電気通信大学, 電気通信大学, 助手 (50323887)
• Keywords: プロセッサシミュレータ / 並列化 / 大規模プロセッサ設計 / OpenMP

Research Abstract

本研究では,10億トランジスタのプロセッサ設計に耐えることができる高速及び高信頼な並列シミュレーション技術の開発を目的としている.また,開発したシミュレーション技術を組み込んだシステムとして,実際のプロセッサ設計に利用できる完成度の高い並列ソフトウェアシミュレータの提供を目指している.
提供するシステムは,プロセッサ設計の上位のアーキテクチャ設計において利用するサイクルレベルの実行駆動シミュレータ(RTLレベルのシミュレータ)としての能力を提供する.システムの評価には,SPEC CPU2000等の実アプリケーションを利用する.
平成16年度は,構築を進めているサイクルレベルの実行駆動プロセッサシミュレータの並列化という視点からの再構築を進めた.また,典型的な並列手法を用いた高速化(基本並列化)の検討に取り組んだ.基本並列化で,目指している十分な速度向上が得られるという訳ではないが,本年度の作業は次年度のプロセッサシミュレータに特化した高速化手法としての高度並列化のための土台として重要な役割を果たす.
基本並列化の作業のための環境として,2個のCPUを内蔵する並列計算機を2台購入し,SMPクラスタシステムとしての設定をおこなった.また,並列化に関する初期的な性能評価をおこなった.
並列化APIとして,性能を引き出しやすいMPIを利用する場合の調査をおこなった.また,Open MPを用いてシンプルな実装をおこない,性能向上の可能性の検討をおこなった.