2005 Fiscal Year Annual Research Report
ハードウェアの動的再構成機能を積極的に利用する計算パラダイムの探求
| Project/Area Number |
16700067
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
山下 茂 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (30362833)
|
|---|
| Keywords | 再構成可能アーキテクチャ / アクティブソフトウェア / オンライン資源管理 / ビットシリアルアーキテクチャ / 論理設計 / 配置配線 |
|---|
| Research Abstract |
1990年代初めから機能を書き換え可能なハードウェア(FPGA, CPLDなど)を用いて問題を解く「リコンフィギャラブルコンピューティングが従来のノイマン型の計算方式を打破する計算手法として注目され活発に研究されている。本研究では、その可能性を追求するために、新しいアーキテクチャ、設計手法、利用方法など様々な面について新しい知見を得ることを目指している。今年度はこれらに関して、以下のような研究を進めた。
1.動的再構成デバイスのためのオンラインタスク配置手法
将来の動的再構成デバイスでは例えば、CLB単位ぐらいの粒度で実行時に機能を書き換えられるようになると期待されている。その場合マルチタスクをオンラインで配置して実行することが可能となるが、具体的にどのように配置すべきかを、既存の研究では考慮されていないI/0の通信量を考慮しながら決定する手法を開発した。
2.配線リソースを考慮した再構成可能1ビットプロセッサアレイ向けの論理設計
昨年度開発した再構成可能1ビットプロセッサアレイ向けの配置配線手法を考案した。1ビットプロセッサアレイではその特殊な配線構造が,アプリケーションマッピングの際の妨げとなっている.そこで,スロットと呼ばれる概念を用いた配置配線を行う手法を考案しその効果を検証した。
3.SATを再構成可能なデバイスで解く手法の改良
今年度は、SATを再構成可能デバイスで解法する既存の手法において、ホストCPUとの通信量を大幅に削減する方法を考案した。今後は、考案した手法を実装して効果を検証する。
これらの研究成果を踏まえて、今後更なる研究を進め、動的再構成可能なデバイスの利用方法を明らかにすることを目指す。
|
Research Products
(6 results)
