• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2006 Fiscal Year Annual Research Report

ハードウェアの動的再構成機能を積極的に利用する計算パラダイムの探求

Research Project

Project/Area Number 16700067
Research InstitutionNara Institute of Science and Technology

Principal Investigator

山下 茂  奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (30362833)

Keywords再構成可能アーキテクチャ / ビットシリアルアーキテクチャ / オンライン資源管理 / 配置配線 / SAT
Research Abstract

本研究では、動的に機能を書き換えられれるハードウェアの可能性を追求するために、新しいアーキテクチャ、設計手法、利用方法など様々な面について新しい知見を得ることを目指している。今年度はこれらに関して、以下のような研究を進めた。
1.SATを再構成可能なデバイスで解く効率の良い手法の開発
ソフトウェアSATソルバはnonchronologicalバックトラッキング、clauseレコーディングを用いて、大幅な速度増加を実現している。しかしながら、これらの手法は複雑な処理を必要とするため、多くのハードウェアSATソルバでは実装されていない。そこで、これらの手法を複雑な処理を用いずに動的ハードウェアで実装する方法を提案した。EDAに関する問題において現在のソフトウェアSATソルバに比べ32-197倍の処理速度増加を見積もる事ができた。
2.1ビットプロセッサアレイ向け再構成可能1ビットプロセッサアレイ向けのハード・ソフト協調設計
リコンフィギュラブルアーキテクチャ向けのHW/SW分割手法に関しては、既に多くの研究が行われている。しかし、1ビットプロセッサアレイ向けのHW/SW分割手法には、従来の手法をそのまま適用することはできない。そこで、ヒューリスティックなアルゴリズムを用いた1ビットプロセッサアレイ向けHW/SW分割手法を提案した。提案手法は、1ビットアーキテクチャではパイプラン処理が可能であることを考慮して、ハードウェアではパイプライン処理が可能であることをスケジューリングのコスト計算に勘案することにより従来手法よりも効率的なスケジューリングを可能とした。
これらの研究成果を踏まえて、今後更なる研究を進め、動的再構成可能なデバイスの利用方法を明らかにすることを目指す。

  • Research Products

    (6 results)

All 2007 2006

All Journal Article (6 results)

  • [Journal Article] A hardware SAT solver using non-chronological backtracking and clause recording without overheads2007

    • Author(s)
      S.Hiramoto
    • Journal Title

      Proc. of 3rd International Workshop on Applied Reconfigurable Computing ARC2007

      Pages: 343-349

  • [Journal Article] An efficient and effective algorithm for online task placement with I/O communications in partially reconfigurable FPGAs2006

    • Author(s)
      M.Tomono
    • Journal Title

      IEICE Trans. Fundamentals Vol. E89-A, No. 12

      Pages: 3416-3426

  • [Journal Article] Online task placement for partially reconfigurable FPGAs using I/O routing information2006

    • Author(s)
      M.Tomono
    • Journal Title

      Proc. of Conference of Synthesis And System Integration of Mixed Information technologies SASIMI2006

      Pages: 342-349

  • [Journal Article] Decision Diagram Data Structure to Represent Quantum Circuit2006

    • Author(s)
      S.Yamashita
    • Journal Title

      IEICE Technical Report VLD2006-58

      Pages: 41-46

  • [Journal Article] Secure processor architecture for high-speed verification of memory integrity2006

    • Author(s)
      A.Okazaki
    • Journal Title

      IPSJ SIG Technical Report 2006-ARC-170

      Pages: 13-18

  • [Journal Article] Online FPGA Placement using I/O Routing Information2006

    • Author(s)
      M.Tomono
    • Journal Title

      IEICE Technical Report VLD2006-1

      Pages: 1-6

URL: 

Published: 2008-05-08   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi