2004 Fiscal Year Annual Research Report
再構成可能なハードウェアによるパケット解析機能を有するホストベースIDSの開発
| Project/Area Number |
16700076
|
|---|
| Research Institution | Sapporo Gakuin University |
|---|
Principal Investigator |
佐藤 友暁 札幌学院大学, 社会情報学部, 講師 (00336992)
|
|---|
| Keywords | IDS / IDL / ウェーブパイプライン / ポートスキャン / WEP / CRC / PRNG |
|---|
| Research Abstract |
インターネットにおける不正アクセスは今日の重要な問題である。特に個人環境においては、常時接続・ブロードバンド化が進んでおり、個人環境への不正アクセスの被害と個人環境を踏み台に利用した被害が深刻である。このような不正アクセスに対し、IDS (Intrusion Detection System)による監視と被害防止が不可欠であるが、従来のIDSは多くの問題点がある。本研究は、従来のIDSの問題点を解決するために、ホストベースにおいて詳細なパケット解析機能を有するIDSをFPGA (Field Programmable Gate Array)によるロジックベースで実現させることを目的とする。
平成16年度においては、第一にパケットレベルにおける解析を行う際に不可欠なCRC (Cyclic Redundancy Check)と無線LANにおいて使用されているWEP (Wired Equivalent Privacy)の処理を高速かつ低消費電力で動作をさせるために不可欠な、ウェーブパイプライン方式LFSR (Linear Feedback Shift Register)回路の開発に取り組んだ。ゲートレベルシミュレーションによる評価の結果、レジスタを使用した従来方式のLFSRよりも高速かつ低消費電力で動作可能であることを示した。同時に順序回路へのウェーブパイプラインヘの適用も可能であることを示した。
第二に不正アクセスの約6割を示すポートスキャンを検知する回路をFPGA上に実現した。ゲートレベルシミュレーションによる評価結果、ギガビットクラスの高速なネットワークにおいても、リアルタイムで検知可能であることを示した。
第三に不正なポートヘのアクセスを拒否する回路の設計・製作と測定による評価を行った。測定結果から、ポートスキャン検知回路と同様に高速なネットワークにおいても、リアルタイムで動作可能であることを示した。
|
