• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2005 Fiscal Year Annual Research Report

ダイナミック差分再構成型ゲートアレイ

Research Project

Project/Area Number 16760275
Research InstitutionKyushu Institute of Technology

Principal Investigator

渡邊 実  九州工業大学, 情報工学部, 助手 (30325576)

KeywordsFPGA / ORGA / VLSI / 光再構成 / 差分再構成
Research Abstract

差分光再構成型ゲートアレイでは任意の部分再構成が可能な反面、再構成回路がVLSI実装面積の47%近くに達し、ゲートアレイ部を圧迫する問題があった。我々はこの実装面積を削減する手段としてダイナミック差分・光再構成回路を提案してきた。16年度の研究では、このダイナミック差分・光再構成回路部のトランジスタ、キャパシターの最適化を行い、差分機能を持つ光再構成回路の中で世界最小となるダイナミック差分・光再構成回路セルの開発に成功した。
17年度の研究では、16年度の研究成果をベースにして、最大動作周波数、消費電力、実装面積の3つの視点から、従来の差分・光再構成回路との比較検証を行った。0.35um-CMOSプロセスに実装した例では、実装面積が61%に削減、消費電力はほぼ等しく、最大動作周波数のみ従来の1GHzから645MHzに低下することが確認された。しかし、ゲートアレイ上に実装された回路の動作には十数ナノ秒程度の処理時間が必要であることから、クロック毎に動的に再構成を行う場合でも約100MHz程度の動作が保証されれば十分である。よって、ダイナミック差分・光再構成回路は従来の差分光再構成回路と比べて、消費電力、動作周波数の面で遜色が無く、かつ高密度・差分光再構成型ゲートアレイの実現が可能であることから、非常に有効な実装手法であることが証明できた。現在までの研究で、従来の手法では0.35um-4.9mm角CMOSプロセスチップに272ゲートしか実装できなかったのに対し、ダイナミック差分・光再構成回路を用いる場合には、0.35um-14.2mm角CMOSプロセスチップに対し、10,625ゲートまで実装できることを明らかにしている。

  • Research Products

    (17 results)

All 2006 2005

All Journal Article (17 results)

  • [Journal Article] A 51,272-gate-count Dynamic Optically Reconfigurable Gate Array2006

    • Author(s)
      M.Watanabe, F.Kobayashi
    • Journal Title

      Japanese Journal of Applied Physics Vol.45, No.4B(掲載決定)

      Pages: 6

  • [Journal Article] Differential Reconfiguration Architecture suitable for a Holographic Memory2006

    • Author(s)
      M.Watanabe, M.Miyano, F.Kobayashi
    • Journal Title

      International Conference on engineering of reconfigurable systems and algorithms (accepted)

  • [Journal Article] Shield effect analysis for a gate array on an Optically Reconfigurable Gate Array2006

    • Author(s)
      M.Watanabe, F.Kobayashi
    • Journal Title

      International Conference on engineering of reconfigurable systems and algorithms (accepted)

  • [Journal Article] A logic synthesis and place and route environment for ORGAs2006

    • Author(s)
      M.Watanabe, F.Kobayashi
    • Journal Title

      International Conference on engineering of reconfigurable systems and algorithms (accepted)

  • [Journal Article] Power consumption advantage of a dynamic optically reconfigurable gate array2006

    • Author(s)
      M.Watanabe, F.Kobayashi
    • Journal Title

      IEEE International parallel & Distributed Processing Symposium (accepted)

  • [Journal Article] An optically differential reconfigurable gate array with a holographic memory2006

    • Author(s)
      M.Watanabe, M.Miyano, F.Kobayashi
    • Journal Title

      IEEE International parallel & Distributed Processing Symposium (accepted)

  • [Journal Article] A 1,632 gate-count zero-overhead Dynamic Optically Reconfigurable Gate Array VLSI2006

    • Author(s)
      M.Watanabe, F.Kobayashi
    • Journal Title

      International Workshop on Applied Reconfigurable Computin (掲載決定)

      Pages: 6

  • [Journal Article] A 476-gate-count Dynamic Optically Reconfigurable Gate Array VLSI chip in a standard 0.35u m CMOS Technology2005

    • Author(s)
      M.Watanabe, F.Kobayashi
    • Journal Title

      Asia and South Pacific Design Automation Conference

      Pages: 108-109

  • [Journal Article] Rapid Reconfiguration of an Optically Differential Reconfigurable Gate Array with Pulse Lasers2005

    • Author(s)
      M.Watanabe, M.Miyano, F.Kobayashi
    • Journal Title

      IEEE International Conference on Field-Programmable Technology

      Pages: 287-288

  • [Journal Article] Optically Differential Reconfigurable Gate Array using an optical system with VCSELs2005

    • Author(s)
      M.Miyano, M.Watanabe, F.Kobayashi
    • Journal Title

      IEEE COMPUTER SOCIETY ANNUAL SYMPOSIUM ON VLSI

      Pages: 274-275

  • [Journal Article] An Optically Differential Reconfigurable Gate Array VLSI chip with a dynamic reconfiguration circuit2005

    • Author(s)
      M.Watanabe, F.Kobayashi
    • Journal Title

      IEEE International parallel & Distributed Processing Symposium CD-ROM

      Pages: 7

  • [Journal Article] 複数のVCSELを用いたODRGAの再構成速度改善2005

    • Author(s)
      宮野, 渡邉, 小林
    • Journal Title

      電子情報通信学会技術研究報告 Vol.105, No.184

      Pages: 67-70

  • [Journal Article] 272ゲート規模ODRGA-VLSIの実装評価2005

    • Author(s)
      志岐, 渡邉, 小林
    • Journal Title

      電子情報通信学会技術研究報告 Vol.105, No.184

      Pages: 61-66

  • [Journal Article] 光再構成型ゲートアレイの検査手法2005

    • Author(s)
      松尾, 渡邉, 小林
    • Journal Title

      第24回計測自動制御学会九州支部学術講演会予稿

      Pages: 133-134

  • [Journal Article] 光再構成型ゲートアレーの再構成回路の評価2005

    • Author(s)
      M藤目, 渡邉, 小林
    • Journal Title

      第24回計測自動制御学会九州支部学術講演会予稿

      Pages: 135-136

  • [Journal Article] 0.18umプロセスによる差分光再構成型ゲートアレーVLSI2005

    • Author(s)
      志岐, 渡邉, 小林
    • Journal Title

      第24回計測自動制御学会九州支部学術講演会予稿

      Pages: 143-144

  • [Journal Article] 動的再構成によるシステム実現2005

    • Author(s)
      渡邉, 小林
    • Journal Title

      第6回システムインテグレーション部門講演会

      Pages: 571-572

URL: 

Published: 2007-04-02   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi