2018 Fiscal Year Annual Research Report
Accelerating High-Performance Computing Application Kernels Through Reconfigurable Hardware
| Project/Area Number |
16F16764
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
松岡 聡 東京工業大学, 情報理工学院, 特任教授 (20221583)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
PODOBAS ARTUR 東京工業大学, 情報理工学院, 外国人特別研究員
|
|---|
| Project Period (FY) |
2016-11-07 – 2019-03-31
|
| Keywords | FPGA |
|---|
| Outline of Annual Research Achievements |
高性能コンピューティングでFPGAを利用するために、三種の性能特性が異なるプロセッサ・アクセラレータを作成し、 Rodina HPCベンチマークでこれらを比較評価した。その結果、手作業でコードを最適化せずとも、非常に深いパイプラインによるレイテンシの隠蔽と償却に焦点を当てることがFPGAに最も適した実行モデルであること、ほとんどのベンチマークでOpenCLプログラミングモデルが十分な性能を示すことを示した。
また、ステンシル計算用のFPGAベースのアクセラレータを設計・評価した。ステンシル計算は一般的にFPGAに適していると言われていたが、様々なステンシルのパターンに汎用に適合する回路を自動設計する枠組みはなかったため、シングルFPGAで、汎用かつ高速にステンシル計算するFPGAアクセラレータ（入力サイズ制限なし）を自動設計する手法を開発した。本アクセラレータは、CPUやGPUと比較し、小さいサイズのステンシルアプリケーション（天気予報など）が非常に高速で実行され、消費電力も大幅に削減される事を示した。
また、FPGAを使用して2つの相異なる生物学的ニューロンモデルのニューロモルフィック計算を高速化するスパイキングニューラルネットワーク(SNN)アクセラレータを作成した。最新の汎用プロセッサIntel KNLなどで、汎用のSNNシミュレータのNESTを実行するよりも最大300％高速である事を示した。
また、我々はFPGA上で500MHz程度のクロックでパイプライニングによる高速実行が可能な浮動小数点形式POSITの演算回路生成器を世界で初めて作成した。生成されたハードウェアはOpenCLプログラムから統合して使用できるため、大きなオーバーヘッドがないPositの迅速な統合とテストが可能になった。
|
| Research Progress Status |
平成30年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
平成30年度が最終年度であるため、記入しない。
|
