2016 Fiscal Year Annual Research Report
LSI Design Method for Minimum Energy Operation
| Project/Area Number |
16H01713
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
小野寺 秀俊 京都大学, 情報学研究科, 教授 (80160927)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
土谷 亮 京都大学, 情報学研究科, 助教 (20432411)
石原 亨 京都大学, 情報学研究科, 准教授 (30323471)
|
|---|
| Project Period (FY) |
2016-04-01 – 2020-03-31
|
| Keywords | 電子デバイス・機器 / 省エネルギー / 低消費電力技術 / ディペンダブル・コンピューティング |
|---|
| Outline of Annual Research Achievements |
本研究では、集積回路を所定の速度制約の下で消費エネルギー最小の動作点 (MEP) で動作させるという新規動作機構を提案し、その一実現手法を世界に先駆けて開発するものである。研究内容は、最小エネルギー動作点を求める問題 (MEP探索技術) と、動作環境により変動するMEPにどのように追従するかという問題 (MEPT動作機構) に分類できる。MEP探索技術については、制御対象回路のMEPの解析・モデル化と、オンチップモニタによる動作状況情報の取得方法を検討する。MEPT動作機構については、VthとVddの更新アルゴリズムの開発と、Vth制御用基板バイアス生成回路の開発を行う事を計画している。
本年度は、MEPの解析とモデル化について、65nmプロセスで設計された32bit RISCプロセッサと、スタンダードセルで構成したオンチップメモリについて、回路シミュレーションによりMEPの動作条件を解析した。また、実際に試作されたテスト回路を用いて、MEPの実測を行った。その結果、0.3Vから1.2Vの電源電圧の範囲において、391kHzから47.5MHzの動作速度要求に対するMEP状態の動作を確認することができた。また、オンチップモニタとしてリーク電流で駆動するリングオシレータの活用を検討した。プロセス変動量の推定用に昨年度開発した再構成可能リングオシレータにおいて、リーク電流に発振周波数が敏感になる新規回路構成を考案し、動作温度とプロセス変動量が同時に推定可能であることを明らかにした。
MEPT動作機構については、基板バイアス生成回路において電圧生成精度を高める方策について検討を行った。回路全体をセルベース設計で実装する事を想定し、DA変換の必要精度を達成するための寄生容量の制限値を導出した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本研究の内容は、最小エネルギー動作点を求める問題 (MEP探索技術) と、動作環境により変動するMEPにどのように追従するかという問題(MEPT動作機構)に分類できる。
MEP探索技術に関しては、当初計画通り再構成可能型リングオシレータを用いて、リーク電流駆動型回路構成を新たに考案し、この回路構成において温度とプロセス変動量を同時観測する方法を明かにすることができた。また、プロセッサとオンチップメモリのMEPを、回路シミュレーションに基づく探索に加えて、実際に試作したチップにより求めることができた。実測によりMEPを評価できた事は、当初計画以上の進展といえる。
一方、MEPT動作機構については、当初計画通りセルベース設計にて実装する基板バイアス生成回路の回路構成法について検討することができた。METPを実現するためのVddとVthの更新アルゴリズム検討については、nMOSトランジスタとpMOSトランジスタの独立制御法について検討を開始した段階であり、次年度も引き続き検討を続ける。
以上、ほとんどの研究内容について当初計画通りの進捗状況である。
|
| Strategy for Future Research Activity |
今回開発した再構成可能型リングオシレータを用いた温度とプロセス変動量の同時推定方式については、実測により所望の動作を行うことを確認した。しかしながら、回路構造の制約により、動作中に電位が固定されない浮遊ノードが発生する。このため、他の回路と混載して実装した場合に、回路内のノイズに特性が影響される恐れがある。そのため、浮遊ノードが発生しない回路構造について検討する。
MEP探索技術に関しては、nMOSトランジスタとpMOSトランジスタの閾値電圧を独立して調節する探索方法を検討する。また、探索アルゴリズムをハードウェア上に実装する方法についても検討を進める。
|
