• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2019 Fiscal Year Annual Research Report

LSI Design Method for Minimum Energy Operation

Research Project

Project/Area Number 16H01713
Research InstitutionKyoto University

Principal Investigator

小野寺 秀俊  京都大学, 情報学研究科, 教授 (80160927)

Co-Investigator(Kenkyū-buntansha) 塩見 準  京都大学, 情報学研究科, 助教 (40809795)
Project Period (FY) 2016-04-01 – 2020-03-31
Keywords最小エネルギー動作 / 低消費電力設計 / 低電圧動作 / 動的電圧制御 / 基板電圧制御
Outline of Annual Research Achievements

本研究は、集積回路を所定の速度制約の下で消費エネルギー最小の動作点(MEP)で動作させるという新規動作機構を提案し、その一実現手法を世界に先駆けて開発するものである。研究内容は、動作環境や要求速度により変動する最小エネルギー動作点を求める問題(MEP探索技術)と、変動するMEPにどのように追従するかという問題(MEPT動作機構)に分類できる。
MEP探索技術については、要求される動作遅延と活性化率が与えられた場合、最小エネルギー動作点を与える電源電圧としきい値電圧の値を、消費電力、動作温度、クリティカルパス遅延のモニタ結果より閉形式で求める方法を開発した。本定式化は、対象回路の動作領域が、弱反転状態から強反転状態まで全ての領域に対して適用可能である。その結果、幅広い動作電圧範囲において使用可能である。導出式を用いて、要求速度や動作温度などが変動する環境において、MEPを追従するアルゴリズムを求めた。また、開発したMEP探索技術を65nmプロセスで試作した32-bit RISCプロセッサに適用し、幅広い要求仕様や動作環境の変化に対して、5% 以内のエネルギー損失でMEPに追従出きることを確認した。 MEP動作機構に関しては、P/Nウエル電圧を独立に制御可能なDLL型の基板電圧生成回路を開発した。両ウエルの基板電圧を独立に制御することにより、所定の動作速度を達成しつつ消費エネルギー最小の状態で回路を動作させることが可能になった。開発回路の実装にあたり、標準セル方式を採用したため、ディジタル回路と同様のセルベース設計方式にてレイアウト設計の自動化を可能とした。65nmプロセスでの試作回路により、32-bit RISCプロッサの消費エネルギーを18%削減する事に成功した。

Research Progress Status

令和元年度が最終年度であるため、記入しない。

Strategy for Future Research Activity

令和元年度が最終年度であるため、記入しない。

  • Research Products

    (5 results)

All 2021 2020 2019

All Journal Article (2 results) (of which Peer Reviewed: 2 results,  Open Access: 2 results) Presentation (3 results) (of which Int'l Joint Research: 3 results)

  • [Journal Article] A DLL-based Body Bias Generator with Independent P-well and N-well Biasing for Minimum Energy Operation2021

    • Author(s)
      Kentaro Nagai, Jun Shiomi, Hidetoshi Onodera
    • Journal Title

      IEICE Trans. on Electronics,

      Volume: Vol. E104 Pages: -

    • Peer Reviewed / Open Access
  • [Journal Article] A Design Method of a Cell-Based Amplifier for Body Bias Generation2019

    • Author(s)
      KOYANAGI Takuya、SHIOMI Jun、ISHIHARA Tohru、ONODERA Hidetoshi
    • Journal Title

      IEICE Transactions on Electronics

      Volume: E102.C Pages: 565~572

    • DOI

      10.1587/transele.2018CTP0014

    • Peer Reviewed / Open Access
  • [Presentation] A DLL-based Body Bias Generator for Minimum Energy Operation with Independent P-well and N-well Bias2020

    • Author(s)
      Kentaro Nagai, Jun Shiomi and Hidetoshi Onodera
    • Organizer
      2020 the 16th IEEE Asia Pacific Conference on Circuits and Systems (APCCAS)
    • Int'l Joint Research
  • [Presentation] Dynamic Supply and Threshold Voltage Scaling towards Runtime Energy Optimization over a Wide Operating Performance Region2020

    • Author(s)
      Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera
    • Organizer
      2020 IEEE International SOC Conference (SOCC)
    • Int'l Joint Research
  • [Presentation] Analysis of Random Telegraph Noise (RTN) at Near-Threshold Operation by Measuring 154k Ring Oscillators2019

    • Author(s)
      A.K.M. Mahfuzul Islam, Ryota Shimizu, Hidetoshi Onodera
    • Organizer
      2019 IEEE International Reliability Physics Symposium (IRPS)
    • Int'l Joint Research

URL: 

Published: 2021-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi