• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2016 Fiscal Year Annual Research Report

大規模メニーコアプロセッサの超高速エミュレーションに関する研究

Research Project

Project/Area Number 16H02794
Research InstitutionTokyo Institute of Technology

Principal Investigator

吉瀬 謙二  東京工業大学, 情報理工学院, 准教授 (50323887)

Project Period (FY) 2016-04-01 – 2020-03-31
Keywordsメニーコアプロセッサ / エミュレーション / トレース駆動 / FPGAカード
Outline of Annual Research Achievements

本研究では,汎用計算を支援するアクセラレータとしても注目されている FPGA(field-programmable gate array)を用いて,サイクルレベルの精度を維持したまま数千個のコアを搭載する大規模メニーコアプロセッサの挙動をエミュレーションする超高速システムの開発に取り組んでいる.開発するシステムは,メニーコアアーキテクチャの研究開発および,メニーコアプロセッサのためのシステムソフトウェアやアプリケーションプログラムの研究開発を加速するものである.
初年度の平成28年度は次の主な成果を得た.
まず,これまでに開発してきたNoCエミュレータをベースとして,新たにトレースデータを用いた高速エミュレーション技術の検討をおこなった.見積もったDRAMのバンド幅やエミュレーション中の依存関係を考慮すると,これまで検討してきた時分割のエミュレーション手法が効果的であることを確認した.次に,これまで検討してきたメッシュトポロジーのネットワークに加えて,ファットツリーを高速エミュレーションする手法を開発し,その実用性を確認した.大規模メニーコアプロセッサのエミュレーションにおいては,そのネットワークトポロジーを柔軟に変更できることが好ましい,その実現に向けた試みの1つである.
外部メモリからFPGAにデータをロードする際のレイテンシに対処しつつ,その外部メモリの限られたバンド幅を有効活用することが超高速エミュレーションの鍵となる.そのために,次世代メモリであるHybrid Memory Cube (HMC) を搭載するFPGAボードを活用する.初年度は,ハードウェア環境の整備としてHMCを搭載するFPGAボードを有するシステムを構築し,その動作検証をおこなった.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

次世代メモリであるHybrid Memory Cube (HMC) を搭載するFPGAボードを有するシステムを構築したが,HMCのメモリコントローラが成熟していないといった理由から,HMCの性能評価まで進めることができなかった.HMCの活用を含むハードウェア環境の整備については,平成29年度に重点的に進めていく予定である.
エミュレーションの対象となる大規模メニーコアプロセッサのアーキテクチャを策定して,そのアーキテクチャの動作を模倣するソフトウェアシミュレータの実装の作業を進めた.C言語で記述されるシミュレータに加えて,Verilog HDL に近い記述でコーディングをしながら高速な並列シミュレーションが可能な ArchHDLと呼ばれる言語の活用により高速な処理を目指しているが,それでも大規模メニーコアプロセッサのシミュレーションには莫大な時間を要する.平成29年度には,数台の計算サーバを導入して,このシミュレーションの効率を向上させる予定である.

Strategy for Future Research Activity

平成29年度は,昨年度に十分に進めることができなかったHMCを含むハードウェア環境の整備を重点的に進めていく.その点を除いては,当初の研究計画・方法に従って,超高速エミュレーションのための方式検討,超高速エミュレーションシステムの実装,システムの初期評価を進めていく.
具体的には,超高速エミュレーションのための方式検討として,得られる HMC のバンド幅とレイテンシのデータを用いて,目標とする高速化を達成するためのアーキテクチャを開発する.ここでは,特に,HMC アクセスのレイテンシを隠蔽するためにFPGAで必要とするデータを必要となる時刻までにオンチップメモリにロードしておくスケジューラを新たに開発する.

  • Research Products

    (2 results)

All 2017 2016

All Presentation (2 results)

  • [Presentation] Trace-Driven Emulation of Large-Scale Networks-on-Chip on FPGAs2017

    • Author(s)
      Thiem Van Chu, Kenji Kise
    • Organizer
      電子情報通信学会研究報告RECONF2016-74
    • Place of Presentation
      慶應義塾大学日吉キャンパス
    • Year and Date
      2017-01-24
  • [Presentation] FPGAを用いたFat TreeベースNoCの高速エミュレーション2016

    • Author(s)
      Thiem Van Chu, 吉瀬謙二
    • Organizer
      電子情報通信学会研究報告CPSY2016-24
    • Place of Presentation
      松本文化会館
    • Year and Date
      2016-08-09

URL: 

Published: 2018-01-16  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi