2018 Fiscal Year Annual Research Report
浮動小数点関数計算のハードウェアアシストに関する研究
| Project/Area Number |
16H02795
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
高木 直史 京都大学, 情報学研究科, 教授 (10171422)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高木 一義 京都大学, 情報学研究科, 准教授 (70273844)
|
|---|
| Project Period (FY) |
2016-04-01 – 2020-03-31
|
| Keywords | 計算機システム / 関数計算 / 浮動小数点演算 / FPGA |
|---|
| Outline of Annual Research Achievements |
種々の関数に対してFPGA実現向きの専用計算回路の構成法の開発、洗練、評価を行うとともに、関数計算回路をFPGA上に実現してプロセッサと協調動作させた際の有効性を評価する評価基盤を開発した。また、最も基本的な算術演算である加算について、高信頼加算器の構成法を開発した。
1) 指数関数系および対数関数系の関数に対するFPGA向きの専用回路の構成法の評価を進めた。べき乗計算系およびべき乗根計算系の関数について、前年度に開発したFPGA実現向きの精度の高い専用計算回路の構成法を洗練し、演算精度と計算時間および必要なハードウェア量との関係を明らかにした。また、前年度に開発した正弦および余弦関数に対するFPGA実現向きの専用計算回路の構成法を洗練するとともに、正接関数に対するFPGA実現向きの専用計算回路の構成法を開発した。
2) 関数計算回路をFPGA上に実現してプロセッサと協調動作させた際の有効性を評価する評価基盤として、自立走行ロボットシステムを開発した。
3) 通常の動作中に回路内の単一故障に起因する出力誤りを自ら検出でき、かつ、回路内部の故障を速やかに検出できる加算器の構成法を開発した。回路内の単一故障に起因する出力誤りを検出できる加算器においては、出力誤りを生じる入力が印加されない限り故障が生じたことを検出できず、第一の故障を検出できないまま第二の故障が生じると、出力誤りの検出が保証できなくなる。開発した加算器では、10種の入力が印加されれば単一故障を検出できる。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
関数計算回路をFPGA上に実現してプロセッサと協調動作させた際の有効性を評価する評価基盤が必要であるという認識に至り、計画にはなかった、評価基盤を開発した。また、演算回路の高信頼化が重要であるという認識に至り、計画にはなかった、高信頼加算器の構成法を開発した。一方で、双曲線関数系の関数に対するFPGA向き専用計算回路ついて、三角関数系の関数と同様に高基数CORDIC法に基づく構成法が有効であるという見通しが得られたが、構成法の開発には至らなかった。
|
| Strategy for Future Research Activity |
主に指数関数系、対数関数系および三角関数系の関数を中心に、これまでに開発したFPGA実現向きの専用計算回路の構成法をさらに洗練し、評価を進める。双曲線関数系の関数については、三角関数系の関数と同様の手法で構成できると考えられるので、構成法の開発は余裕があれば行う。
これまでの研究成果から、多くの関数の計算が、テーブル参照と短冊形乗算の繰り返しにより実現できることが判明しので、新たにメモリと短冊型乗算器を核とする関数計算ユニットを構成する手法の開発を行う。
|
