2017 Fiscal Year Annual Research Report
シリコン限界を凌駕する100ギガヘルツ級超伝導プロ セッサ・アーキテクチャの研究
| Project/Area Number |
16H02796
|
|---|
| Research Institution | Kyushu University |
|---|
Principal Investigator |
井上 弘士 九州大学, システム情報科学研究院, 教授 (80341410)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
田中 雅光 名古屋大学, 工学研究科, 助教 (10377864)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | コンピュータ・アーキテクチャ / マイクロプロセッサ / 超伝導デバイス / ポストムーア / 単一磁束量子回路 |
|---|
| Outline of Annual Research Achievements |
平成29年度は、主に 2 つの大きな成果を上げることができた。まず最初に、世界で初めて 50 GHz を超えるビットパラレル式8ビット算術論理演算ユニットを設計し、その動作を実証したことである（平成28年度から引き続き実施）。本研究では、従来の定説を覆し、ビットパラレル演算方式を採用したゲートレベル・パイプライン構成を提案し、それに基づく超光速かつ低消費電力なSFQ演算ユニットの動作実証に成功した。実際、消費電力は 1.6 mW、動作周波数は 56 GHz であった。平成28年度の段階である程度の結果を得ていたが、平成29年度は積極的に対外発表を行い、エレクトロニクス分野における低消費電力化に関する著名な国際会議であるISLPED（ACM/IEEE International Symposium on Low Power Electronics and Design）のデザインコンテストにおいて「Design Contest Award Honorable Mention」を受賞している。もう一つの成果は、上記、SFQ-ALU の設計を基本とし、これをプロセッサレベルへと拡張した4ビット・ゲートレベル・パイプライン型マルチスレッドSFQプロセッサ・アーキテクチャの実設計を行い、64ビットへと拡張した場合を想定した性能評価を実施した。平成29年度の段階ではシミュレーションでの確認にとどまっているが、およそ 30 GHz での動作を確認している。このような構成を有する SFQ マイクロプロセッサの開発は世界初の試みであり、現在チップ製造中である。これらの設計結果をベースとし、さらなる改善を加えた場合、超伝導回路の最大の欠点である冷却コストも踏まえた場合でも従来マイクロプロセッサ・モデルと比較し最大 50 倍以上の電力効率を達成可能であることが分かった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成28年度から実施してきた、単一磁束量子（SFQ）回路を用いたビットパラレル型ゲートレベル・パイプライン構成に基づく算術論理演算ユニットの実証実験に成功した。また、いくつかの不具合を発見し、その修正を行うとともに、さらなる高速化や低消費電力化を狙った設計のチューニングを行った。これは、本基盤研究における最大かつ最重要なマイルストーンであり、現在のところ順調にクリアしている。これらに加え、平成28年度に実施した、SFQ 回路が有する独特の性質を考慮したマイクロアーキテクチャを提案し、これに基づくデータパス全体構成の詳細アーキテクチャを決定した。データ語調は 4 ビットであるため現在主流である CMOS マイクロプロセッサとは以前として大きな機能差が存在するものの、レイアウト設計に基づくシミュレーションを実施し 30 GHz での動作を確認できた。これは、最先端 CMOS マイクロプロセッサにおいても到底達成できない高速動作であり、今後の研究の重要な基盤である。以上の理由から、おおむね順調に進展していると判断する。
|
| Strategy for Future Research Activity |
平成29年度に設計した8ビットSFQ算術論理演算ユニットは概念検証を目的としたため、設計（特にレイアウト設計）ではマージンを大きめに設定した。今後は、レイアウト設計のチューニングを行い、さらなる高速動作と低消費電力化を目指す予定である。また、ビットパラレル型ゲートレベルパイプライン構造を有する新しいマルチスレッド SFQ マイクロプロセッサに関しては、チップの製造が完了した時点で動作確認を行うとともに、実機を用いた性能ならびに消費電力評価を実施する。さらに、簡単なデモプログラムを動作させ、世界で初めてビットパラレル SFQ マルチスレッド・マイクロプロセッサによるソフトウェア実行の実現可能性を示す。これらに加え、平成28年度に研究を進めた SFQ キャッシュメモリ等を用いたメモリ階層の最適化を行い、マイクロプロセッサ・システム全体としての性能ならびに消費電力評価を実施する。
|
