2017 Fiscal Year Annual Research Report
Approximate Computing ネットワークの研究
| Project/Area Number |
16H02816
|
|---|
| Research Institution | National Institute of Informatics |
|---|
Principal Investigator |
鯉渕 道紘 国立情報学研究所, アーキテクチャ科学研究系, 准教授 (40413926)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
松谷 宏紀 慶應義塾大学, 理工学部(矢上), 准教授 (70611135)
石井 紀代 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (90612177)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | 相互結合網 / Approximate Computing / 計算機システム / フォトニックネットワーク / ハイパフォーマンス・コンピューティング |
|---|
| Outline of Annual Research Achievements |
本研究では大規模並列計算機の新たなネットワークアーキテクチャとして、一定のビット誤りを許容するApproximate ネットワークを提案、探求している。Approximate ネットワークは、既存のネットワークと比較して広帯域かつ低レイテンシであるため、アプリケーションの高速化に有効である。しかし、Approximate ネットワークを活用した上で正しい計算結果を得るためには、アプリケーション側の対応が必要である。さらに、アプリケーション中で許容できる誤りの大きさとApproximate ネットワークのパラメータに依存して、実行性能は大きく変化する。
そこで、本年は情報の価値に応じたエラー耐性と符号化について検討した上で、MPI とMapReduceを用いた一部の並列計算が完動するように改良を行った。具体的にはApproximate ネットワークを用いてアプリケーションを実行する環境において、高速動作を可能とするアプリケーション側の実行パラメータを発見するチューニング手法を開発した。さらに、MapReduce の性能ボトルネックである遅延タスク（straggler）の問題に対処すべく、ネットワークスイッチにおける近似計算によって、遅延タスクの代理応答を実現した。これは、Map フェイズの遅延タスクを検出し、その結果をネットワークスイッチ上で近似的に計算する。シミュレーション評価の結果、この近似計算による精度の低下は7%に留まることがわかった。また、これを 10Gbit Ethernet インタフェースを有するFPGA を用いて実装することで、10Gbps までの通信量に対応する。NetFPGA-10G ボードを用いた実機評価の結果、10Gbps の96%の通信量を保って機能実装することができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の計画通り、情報の価値に応じたエラー耐性技術と符号化を開発し、MapReduceおよびMPIで記述された並列アプリケーションが完動するように精度と実行時間のトレードオフを追求することで高速実行を可能とした。そして、Approximate ネットワークにおいて、このチューニングに基づくアプリケーションの設計方法を示した。よって、おおむね順調に進展していると判断した。
|
| Strategy for Future Research Activity |
順調に進んでいるため、大幅な計画の変更を行う必要はないと判断した。
当初の計画通り、情報の価値に応じたエラー耐性、符号化と伝送技術、非同期通信関数の開発と、過去2年間の開発要素技術の統合を進める予定である。
|
