身体機能代替技術の基盤を支える埋込み型超多点計測集積回路システムの開発研究

2016 Fiscal Year Annual Research Report

• Project/Area Number: 16H03218
• Research Institution: National Institute of Information and Communications Technology
• Principal Investigator: 安藤 博士 国立研究開発法人情報通信研究機構, 脳情報通信融合研究センター脳情報通信融合研究室, 主任研究員 (00638794)
• Project Period (FY): 2016-04-01 – 2019-03-31
• Keywords: 神経信号計測

Outline of Annual Research Achievements

BMIシステムでは、微弱でゆっくりとした成分である神経信号を、集積回路を用いて低雑音で増幅する必要があり、周波数が低いほど桁を増して大きくなる1/f雑音（特にCMOS回路で顕著）を考慮した設計が最重要となる。一般的に低雑音化するには低雑音アンプ（LNA）の面積を広くすることで対策可能であるが、これはワンチップでマルチチャネル計測という目的に対してトレードオフとなる。本年度はこのトレードオフ課題に取り組み、低雑音アンプの前後を生体信号の周波数帯域よりも十分高い周波数で変調することで、低雑音アンプの持つ1/f雑音のみを高い周波数成分に変換し、結果的に全体の1/f雑音を抑制する、チョッパー回路の設計と、高集積化に向けて入力段にアナログの信号多重化回路（マルチプレクサ、MUX）の設計も実施し、実際にテストチップを試作した。試作に用いたプロセスは0.13um CMOSで、回路構成の異なる８種類のLNAを搭載し、それぞれMUXで切り替えて評価可能とした。電源電圧は1.2Vで、内部に搭載したレギュレータにより内部回路は1.0V電源電圧にて動作する。チップ面積は2.0mm x 2.0mmである。試作したチップを評価するため、QFNパッケージ化を行い、専用の評価ボードも開発した。
QFNパッケージ試作チップの評価結果から、帯域70-180Hzの雑音特性において、チョッパ動作の有無でそれぞれ2.0uVpp / 12.9uVppという性能を得た。これにより設計したLNA及びチョッパ回路が正しく機能していることが確認出来た。
上記テストチップの単体特性評価結果から、開発したテストチップを用い、実際の神経信号を計測可能なシステムへの発展を狙い、小型動物の頭上に配置可能なサイズ・重さとなる小型実装ボードも開発した。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

研究実施計画として、チョッパー回路を含む低雑音アンプの設計、信号多重化回路の設計を計画しており、そのどちらも計画通りに遂行できており、試作チップの評価結果も得られたため、順調に進展していると判断した。

Strategy for Future Research Activity

低雑音アンプをさらに小型化して高集積化を目指すため、容量帰還回路にT型容量スプリット技術を導入し、新たなチップ設計・試作を行い、その評価を実施する。