2019 Fiscal Year Annual Research Report
タンデム式ハイブリッド型パイプラインによるプロセッサの超高電力効率化
| Project/Area Number |
16H05855
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
塩谷 亮太 東京大学, 大学院情報理工学系研究科, 准教授 (10619191)
|
|---|
| Project Period (FY) |
2016-04-01 – 2020-03-31
|
| Keywords | 計算機アーキテクチャ |
|---|
| Outline of Annual Research Achievements |
本研究は本来は平成３１年度が最終年度であったが，コロナ渦などの影響もあり評価のためのプロセッサ試作が想定通りに進まなかったため，次年度に延長して研究を行った．以下では，実施した（１）低電力モードの研究と（２）LSI 試作による有効性の実証の研究について簡単にまとめる．
(1) 低電力モードの研究：本研究では Big ユニットを停止する低電力モードについて，その制御方式をシミュレータを用いた解析と評価により研究し，消費電力のさらなる削減を実現する．平成２８年度までに小性能差領域の解析を行い，低電力モードへの遷移を細粒度に行う場合のプロセッサやプログラムの振る舞いについて多くの知見を得た．ここで得られた知見に基づいて平成２９年度からは実際の制御方式やアーキテクチャの提案を行いつつ論文投稿を続けており，当該年度も引き続き研究成果に関する論文の投稿を行った．
(2) LSI 試作による有効性の実証：事実上唯一使用できる既存の電力シミュレータには問題があり，提案アーキテクチャの消費電力削減量を大幅に過小評価してしまう．このため，本研究では実際に LSI を試作し，提案アーキテクチャの有効性を実証する．当該年度はこれまでに引き続き SystemVerilog 言語を用いてプロセッサの設計・実装を行った．この結果設計と試作は完了し，製造を経て正常動作を確認した．この試作に関わる内容について論文投稿を行い，FPGA 分野における代表的な国際会議に論文が採録され，さらに best paper award にノミネートされた．
|
| Research Progress Status |
令和元年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和元年度が最終年度であるため、記入しない。
|
-
-
-
[Presentation] An Open Source FPGA-Optimized Out-of-Order RISC-V Soft Processor2019
Author(s)
Susumu Mashimo, Akifumi Fujita, Reoma Matsuo, Seiya Akaki, Akifumi Fukuda, Toru Koizumi, Junichiro Kadomoto, Hidetsugu Irie, Masahiro Goshima, Koji Inoue, and Ryota Shioya
Organizer
IEEE International Conference on Field-Programmable Technology (FPT)
Int'l Joint Research
-
