2017 Fiscal Year Annual Research Report
単一界面欠陥のチャージポンピング過程を用いた２電子スピン相関の室温観測
| Project/Area Number |
16H06087
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
堀 匡寛 静岡大学, 電子工学研究所, 講師 (50643269)
|
|---|
| Project Period (FY) |
2016-04-01 – 2020-03-31
|
| Keywords | シリコン / 界面欠陥 / チャージポンピング法 / 電子スピン共鳴法 / EDMR法 / MOSFET / 再結合過程 |
|---|
| Outline of Annual Research Achievements |
本研究の最終目標は、半導体の界面欠陥やドーパント原子が持つ局在準位を利用したスピン操作技術を確立し、CMOSテクノロジーに立脚した量子情報処理技術を創生することである。ここでは特に、MOSトランジスタのゲート電圧制御によって電子と正孔を制御するため、界面欠陥評価手法として広く用いられている、チャージポンピング法を基盤技術として用いる。
平成29年度は、チャージポンピング法で検出される欠陥の種類を同定することを目的とした。この目的のために、チャージポンピング法と電子スピン共鳴法とを組み合わせたチャージポンピングEDMR法をシリコンMOS界面に適用した。
平成28年度にチャージポンピングEDMR法測定系の立ち上げを行っているが、同手法の信号は極めて微弱であった。このため、信号強度の増大を期待し、低温測定システムを導入した。MOSトランジスタを用いて測定系の雑音特性を評価したところ、低温測定システム由来の機械的な振動が電気信号の雑音に大きく寄与している事が分かり、この抑制を試みた。また、これと並行して電源や電流アンプで生じる雑音を評価し、それらの選定も行った。
同低温測定手法をシリコンMOS界面へ適用したところ、極めて微小な信号(数百フェムトアンペアオーダー)を検出することに成功した。この信号を解析したところ、界面欠陥に由来する主要な欠陥(Pb0,Pb1センター)であることがわかった。本研究により、低温下におけるシリコンMOSトランジスタのチャージポンピング過程に寄与する欠陥の種類が初めて実証された。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
低温測定系の立ち上げを短期間で集中的に行うことができ、その雑音を信号観測可能なレベルにまで抑制することができた。この結果、チャージポンピング過程に寄与する主要な欠陥を直接同定することに成功した。
本成果を第78回応用物理学会秋季学術講演会において発表したところ、高い評価を得ることができ、第43回応用物理学会講演奨励賞、および第10回Poster Awardを受賞した。
|
| Strategy for Future Research Activity |
今後は、単一欠陥の検出に向けて、信号の検出感度の向上させる。特に、トランジスタで生じる雑音特性を詳細に調査する予定である。また、測定温度の条件を変化させることでチャージポンピング過程における電子スピンの緩和過程を詳細に調査していく予定である。
|
