2017 Fiscal Year Annual Research Report
脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発
| Project/Area Number |
16H06300
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
羽生 貴弘 東北大学, 電気通信研究所, 教授 (40192702)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
夏井 雅典 東北大学, 電気通信研究所, 准教授 (10402661)
米田 友洋 国立情報学研究所, アーキテクチャ科学研究系, 教授 (30182851)
今井 雅 弘前大学, 理工学研究科, 教授 (70323665)
池田 正二 東北大学, 国際集積エレクトロニクス研究開発センター, 教授 (90281865)
村口 正和 北海道科学大学, 工学部, 准教授 (90386623) [Withdrawn]
鬼沢 直哉 東北大学, 電気通信研究所, 助教 (90551557)
|
|---|
| Project Period (FY) |
2016-05-31 – 2021-03-31
|
| Keywords | 計算機システム / 非同期式回路 / 不揮発ロジック |
|---|
| Outline of Annual Research Achievements |
前年度に提案を行ったCMOS/MTJダーク・シリコン非同期基本論理ゲートを，算術演算回路などの大規模回路に適用することで，その有効性の検証を行った．ゲート単位電源瞬断可能な構造により，その省電力性をシミュレーションにより評価を行った研究結果は, 非同期式回路とシステムに関する世界最高峰の国際会議であるASYNC2017のoral sessionに採択となった．
また，前年度繰越しを行ったCMOS等価集積回路のチップ試作にも同時に取り組んだ．不揮発デバイスであるMTJ素子を，CMOS等価回路上にて近似動作させるために，揮発動作する組合せ回路部分と不揮発動作する記憶部分の電源とを分離した回路構造を提案した． 回路がアイドル（待機状態）時に組合せ回路部分の電源を遮断する際，不揮発動作を行う記憶部分の電源のみをON状態にすることで，CMOS等価回路上でも不揮発回路の近似動作を模擬することに成功した．この研究成果はLSI回路設計技術で著名な国際会議SASIMI2018にて採択・発表を行い，CMOS/MTJダーク・シリコン不揮発回路のチップ試作に向けた問題点等の検証を行った．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
一方，本年度実施予定であったCMOS/MTJ回路のチップ試作では，MTJ部分の試作が本学国際集積エレクトロニクス研究開発センター，CMOS部分の試作が外部（国内半導体企業）の試作サービスで行う予定であった．しかしながら，外部のCMOS試作サービスとのNDA締結・契約後に取得したCMOSデバイスパラメータが，当初の予想に反して，現状のMTJデバイスパラメータとのすり合わせが困難であることが判明した．そのため，CMOS/MTJ回路のチップ試作費用(6,880万円)をH30年度へと11ヶ月繰り越した.
11ヶ月繰り越し後の2019年2月に，当初予定していたCMOS/MTJ回路のチップ試作を完了した．
|
| Strategy for Future Research Activity |
本年度試作したCMOS/MTJ回路のチップ測定を通して，本提案回路であるダーク・シリコン非同期ロジックの有用性を示す予定であったが，前述の通り11ヶ月繰越しとした．そのため，CMOS/MTJ回路のチップ試作完了後に，チップ評価を進める予定である.
また， 元々H30年度～H32年度に計画していた，提案回路の脳型低次視覚処理システムへの適用・評価を，試作チップ評価に先立って進める予定である．提案回路のシステム応用に向けて，大規模な算術演算回路における性能評価を行う．さらに，システムレベルでのCMOS/MTJ回路の省電力性の評価に向けて，共同研究者であるJ.-P. Diguet主任研究員(フランス・CNRS)のグループと共同で，SystemCによるソフトウェアプラットフォームの構築を目指す．
|
