2017 Fiscal Year Annual Research Report
| Project/Area Number |
16J05711
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
上野 嶺 東北大学, 情報科学研究科, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2016-04-22 – 2018-03-31
|
| Keywords | 算術演算回路 / ガロア体 / 形式的検証 / 暗号ハードウェア |
|---|
| Outline of Annual Research Achievements |
平成29年度は，提案設計手法の耐タンパー性暗号ハードウェアを設計するための拡張と，提案設計手法を用いた高効率暗号ハードウェアの設計を行った．
まず，本年度は，これまでに提案してきた耐タンパー性ガロア体乗算器の自動合成システムの拡張を行った．従来システムでは乗算器しか合成できなかったのに対し，本拡張によりガロア体上の任意の関数を入力可能とした．加えて，入力変数の分割数を選択可能とすることにより，より小型な耐タンパー性ガロア体算術演算回路の合成を可能とした．以上の拡張により，提案システムはより多様かつ実用的な暗号ハードウェアの設計が可能である．さらに，提案システムの有用性を示すために，提案システムを用いた耐タンパー性暗号ハードウェア設計を示した．国際標準の暗号方式であるAESに着目し，耐タンパー性AES暗号ハードウェアの大部分を構成する耐タンパー性ガロア体逆元演算回路を提案手法を用いて設計した．その結果，同レベルの耐タンパー性を有する既存手法に対し，設計した逆元演算回路は約25％小型かつ高効率であることを確認した．
次に，提案手法を応用した高効率暗号ハードウェアの設計では，まず，これまでに設計した冗長ガロア体算術に基づく高効率ガロア体逆元演算回路のさらなる最適化を行った．内部の演算を圧縮する新たな最適化と，ガロア体表現変換行列の最適化により，AES暗復号を世界で最も高効率に実現することを可能とした．さらに，提案手法を用いた耐タンパー性AES暗号ハードウェアアーキテクチャの設計を示した．上記のガロア体算術演算回路の最適化に加え，アーキテクチャ全体に数式変換に基づく最適化を適用することにより，設計したハードウェアアーキテクチャは従来手法よりも小型かつ約25％低遅延を達成した．
|
| Research Progress Status |
29年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
29年度が最終年度であるため、記入しない。
|
| Remarks |
サーバーの故障により現在サービス停止中．
|
