2016 Fiscal Year Annual Research Report
三次元積層回路の高性能化に向けたゲルマニウム系混晶形成および低温ドーピング技術
| Project/Area Number |
16J10846
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
高橋 恒太 名古屋大学, 工学研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2016-04-22 – 2019-03-31
|
| Keywords | IV族半導体 / Ge / GeSn / n型ドーピング / レーザアニール |
|---|
| Outline of Annual Research Achievements |
積層集積回路に向けた絶縁膜上Ge系高性能CMOS回路形成には、低温プロセスによるドーピング技術が必要不可欠である。特にソース・ドレイン領域の寄生抵抗低減に向けた高濃度ドーピングには偏析の抑制・高活性化が重要であり、これらを満たす手法として水中パルスレーザアニール法に注目した。高濃度にSbドープした非晶質GeSn薄膜に対し本手法を用い結晶化を誘起し、その結晶性および電気特性について評価を行った。
数値シミュレーションおよび結晶粒径評価から、非晶質層が完全溶融するエネルギー条件において大粒径成長が誘起されることが明らかとなった。加えて、数値シミュレーションから完全溶融するエネルギー条件においても、400度以上の高温領域を表面から400 nm程度に限定可能であることがわかり、下地集積回路への熱的影響を抑制できることが示唆された。
結晶中のSb原子の活性化率について硬X線光電子分光法を用いて調査したところ、従来手法によるn型ドーピングにおける報告値を大きく上回る値が得られ、Sbの高活性化に本手法が好適であることがわかった。Hall効果測定によりGeSn薄膜の電気特性を調べたところ、電子濃度は結晶粒径に依存しており、大粒径化した多結晶GeSnにおいては、活性化Sb濃度に一致した電子濃度が得られた。これは、結晶粒界への電子のトラップを示唆する結果である。アニール条件を最適化することで、結晶粒界散乱およびトラップを抑制し、単結晶Siを上回る高移動度と高い活性化率に起因した高い電子濃度を実現した。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
（1）当初の計画以上に進展している
私は、三次元積層回路の高性能化のために、Ge系混晶を活用したトランジスタが有望と考え、低温プロセスによる高濃度ドーピングの研究に注力した。私は、高濃度ドーピングには短時間熱処理が好適と考え、パルスレーザを用いたドーピングに着目することで、GeSn薄膜中へ10^20 cm^-3程度の高濃度n型ドーピングが可能であることを示した。この結果は、絶縁膜上高駆動力トランジスタの実現に向けて、低温プロセスによる寄生抵抗低減を可能とする重要な成果である。
これらの成果を精力的に発表しており、結果として3件の国内学会および2件の国際学会に結実させた。その成果は外部からも高く評価されており、1年間で2件の受賞をしている。
|
| Strategy for Future Research Activity |
去年度の成果として、SbドープGeSn多結晶薄膜形成において水中パルスレーザアニール法によって、大粒径成長および高濃度ドーピングを実現できることが明らかとなった。本年度は、本手法を他の不純物原子に展開し、絶縁膜上高性能Ge系MOSFET形成のためのキャリア制御技術の確立を目指す。また、本手法を用いたデバイスの作製および動作実証を行っていく予定である。
|
