2018 Fiscal Year Annual Research Report
Protection of Intellectual Property by the logic circuit converted from software
| Project/Area Number |
16K00072
|
|---|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
市川 周一 豊橋技術科学大学, 工学(系)研究科(研究院), 教授 (70262855)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | 難読化 / FPGA / セキュリティ |
|---|
| Outline of Annual Research Achievements |
平成30年度は，引き続き目標（1）保護レベルの定量化，（2）論理回路化する部分の選択手法，（3）実装を考慮した保護手法，を遂行した．目標(1)と(2)を達成するには，まずソフトウェアを適切な中間形式で表現する必要がある．平成29年度には中間形式としてLLVM IRを検討し，Obfuscator LLVM (oLLVM)，C backend (CBE)，高位合成ツール(HLS)を併用したが，生成された回路の性能・コスト面のオーバヘッドが大きいことが分かった．
平成30年度は，上記手法の改善と定量的評価を試みた．平成29年度はHLSにXilinx Vivado HLSを用いたため，oLLVMで難読化したLLVM IRからCBEでC言語記述を生成する必要があった．これによりオーバヘッドが発生したと推測される．一方，オープンソースHLSのLegUpはoLLVMの出力(IR)から論理回路を生成することができる．実験の結果，LegUpはVivado HLSより多くのケースで回路生成に成功したが，Vivado HLSより回路規模が増大することがわかった（1.1～1.7倍）．本成果は電気学会論文誌で出版された．
平成30年度は，目標（3）についても検討を進めた．上に述べた通り，難読化ソフトウェアをハードウェア（周辺回路）として実装することは可能である．しかしソフトウェアの柔軟性（変更の容易性）を損なわないために，FPGA等の再構成可能論理デバイスを利用し，システム稼働中に論理回路を再構成する必要がある（動的再構成）．筆者はかねてから動的再構成技術を研究しており，難読化論理回路を周辺回路として動的再構成することも可能である．本手法は未だ完成に至っていないが，途中結果が電気学会論文誌で出版された．
|
