• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2016 Fiscal Year Research-status Report

FPGAコンピューティングにおける機能安全を考慮した設計基盤の構築

Research Project

Project/Area Number 16K00076
Research InstitutionNagasaki University

Principal Investigator

柴田 裕一郎  長崎大学, 工学研究科, 准教授 (10336183)

Project Period (FY) 2016-04-01 – 2019-03-31
KeywordsFPGA / 冗長化 / 機能安全
Outline of Annual Research Achievements

FPGAにおいては、同一の論理機能についても異なるハードウェア資源を対応させることができる点に着目し、この部分に多様性を導入することで機能安全性を高める異種冗長設計手法を提案し、その評価を行った。具体的には、加算や乗算などの演算機能をLUTを中心とした汎用論理ブロックで実現する構造と、専用演算器を備えたDSPブロックで実現する構造を組み合わせることにより、多様性を備えた2重冗長設計を提案した。また、この設計手法がどの程度の効果を持つかを明かにするために、共通要因障害としてシステムの温度異常による遅延変動を模擬する意味から、設計値以上の周波数を持つクロック信号の入力(オーバクロック)をもって評価した。まず、動的タイミングシミュレーションによって単純な同種冗長設計とエラー検出率を比較したところ、47%の向上が得られることが明らかになった。また、提案手法の効果について、実際のFPGAチップをオーバクロックする実機実験による評価も行った。この結果、シミュレーションと同様に単純な同種冗長設計と比較して、エラー発生時における冗長モジュール間の出力差が1.67倍になり、エラー検出の容易性が向上することが示された。一方で、提案手法ではLUTなどの汎用論理素子を用いて演算器機能を実現するために、DSPブロックのみで実現した設計と比較すると性能が低下した。そこで、粗粒度の乗算では複数のDSPブロックが結合して乗算回路を構成することに着目し、DSPブロック間の結合方法に多様性を導入する別の手法を提案した。 シミュレーション結果より、一般的な同種冗長設計と同等の演算性能を維持したまま、エラー検出率を29%向上できることが分かった。さらに、多様性を導入した冗長設計の手法が、FPGAに並列演算を実装する際のリソース使用バランスを改善するという副次的な効果を持つことも明らかになった。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初予定していた実験を遂行することができ、提案設計手法がエラー検出率の向上の効果を持つことをしミューレションと実機実験の双方から明らかにすることができた。また、性能面のオーバヘッドを生じない設計手法についても提案し、その効果を評価することができた。

Strategy for Future Research Activity

冗長設計への多様性の導入には、今までに検討した手法以外にもさまざまな手法が考えられるため、それらについての検討および評価を進めていく予定である。また、例えばステートマシンにおける状態符号化への多様性導入や、ステートマシン構成法への多様性導入など、演算モジュール以外への多様性導入についても検討を進める予定である。加えて、オーバクロックだけでなく、さらに異なる共通要因障害に対する振る舞いをシミュレーションや実機で評価することにより、冗長設計に多様性を導入することによる機能安全性向上の効果に関する知見を蓄積することを目指す。例えば、共通要因障害として電源電圧の降下や変動などの給電障害を想定し、冗長設計に多様性を導入する効果を評価する。このために、テスト対象回路と実験データの取得機能部分を分離した実験環境を構築するなどして試験を行うことを予定している。これらの結果をオーバクロック時の結果と比較し、障害の要因に対して多様性導入手法が何らかの特性を持つかどうかを考察する。さらに、異なる共通要因障害として例えば動作システムの温度環境に変動を加えたり、コンフィギュレーションデータへのエラーインジェクションなどを行うことにより、冗長設計に多様性を導入する効果を、より多様なエラー環境下で評価する予定である。また、今年度明らかになった提案手法が並列演算実装の際に、資源利用効率を向上する効果についても、さらに適用範囲を広げる研究を進める予定である。

  • Research Products

    (5 results)

All 2016

All Journal Article (3 results) (of which Peer Reviewed: 2 results,  Open Access: 1 results) Presentation (2 results) (of which Int'l Joint Research: 2 results,  Invited: 1 results)

  • [Journal Article] A new FPGA based green controller using modeling language2016

    • Author(s)
      Kenichi Morimoto, Yuichiro Shibata, Yudai Shirakura, Hidenori Maruta, Fujio Kurokawa, Masanori Nobe, Masaharu Tanaka
    • Journal Title

      International Journal of Renewable Energy Research

      Volume: 6(2) Pages: 715-722

    • DOI

      http://dx.doi.org/10.1234/ijrer.v6i2.4430

    • Peer Reviewed / Open Access
  • [Journal Article] An efficient FPGA implementation of co-occurrence feature calculation in FIND features2016

    • Author(s)
      Yoshiki Hayashida, Masahito Oishi, Ryo Fujita, Yuichiro Shibata, Kiyoshi Oguri
    • Journal Title

      Proc. IEEE Symposium on Low-Power and High-Speed Chips

      Volume: - Pages: -

    • Peer Reviewed
  • [Journal Article] Improving resource efficiency in an FPGA-based real-time image detection system with the FIND algorithm2016

    • Author(s)
      Yuichiro Shibata, Yoshiki Hayashida, Ryo Fujita, Kiyoshi Oguri
    • Journal Title

      Proc. International Conference on Science and Engineering

      Volume: - Pages: -

  • [Presentation] Improving resource efficiency in an FPGA-based real-time image detection system with the FIND algorithm2016

    • Author(s)
      Yuichiro Shibata, Yoshiki Hayashida, Ryo Fujita, Kiyoshi Oguri
    • Organizer
      Proc. International Conference on Science and Engineering
    • Place of Presentation
      ヤンゴン(ミャンマー)
    • Year and Date
      2016-12-10 – 2016-12-11
    • Int'l Joint Research / Invited
  • [Presentation] An efficient FPGA implementation of co-occurrence feature calculation in FIND features2016

    • Author(s)
      Yoshiki Hayashida, Masahito Oishi, Ryo Fujita, Yuichiro Shibata, Kiyoshi Oguri
    • Organizer
      IEEE Symposium on Low-Power and High-Speed Chips
    • Place of Presentation
      横浜情報文化センター(神奈川県・横浜市)
    • Year and Date
      2016-04-20 – 2016-04-22
    • Int'l Joint Research

URL: 

Published: 2018-01-16  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi