2018 Fiscal Year Annual Research Report
Design Framework for Functional Safety on FPGA Computing
| Project/Area Number |
16K00076
|
|---|
| Research Institution | Nagasaki University |
|---|
Principal Investigator |
柴田 裕一郎 長崎大学, 工学研究科, 教授 (10336183)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | FPGA / 冗長設計 / 機能安全 |
|---|
| Outline of Annual Research Achievements |
本研究で前年度までに検討してきたFPGAの機能安全性向上のための異種冗長設計手法は、多様性導入の対象が組合わせ回路に限定されていた。そこで、最終年度では、新たな順序回路向け異種冗長設計手法を検討した。具体的には、順序回路を構成する一般的な枠組みであるステートマシン設計フローのうち、状態符号化のステップに着目し、同じ機能のステートマシンであっても異なる状態符号化を行うことで異なる回路が構成できることを利用した異種冗長設計手法を提案した。実験では異なる4種の符号化手法について、同一の状態符号化のステートマシンを多重化する従来型の同種冗長設計回路と、異なる状態符号化のステートマシンを組み合わせる提案手法による冗長設計回路を比較した。設計定格以上の周波数で動作させることで意図的なタイミングエラーを生じさせた場合に、冗長化によって誤動作を検出できる割合を評価したところ、従来の同種冗長設計では平均検出率が48.78%であったのに対し、提案手法では57.68%と向上し、状態符号化への多様性導入の効果が高いことが示された。また、ステートマシンの状態符号化は設計記述に指示句を1行挿入するだけで変更することができ、冗長設計における設計者の負担軽減が可能であることを示した。また、冗長構成を柔軟に変更するための効率的な動的部分再構成手法についても検討した。本研究期間全体では、上記のものを含めてFPGAの構造上の特性を活かした簡便かつ効果的な異種冗長設計手法を複数提案し、これらの効果を定量的に明らかにした。いずれも従来の同種冗長設計に比べてエラー検出率が向上することや冗長設計に係る設計者の負担を軽減できることを示した。これらの成果は、自動運転車や産業用インフラシステムなどFPGAの応用が期待される分野において、機能安全性の担保と設計生産性の向上を両立させる手法の基盤を与えるものといえる。
|
-
-
-
-
-
-
-
-
-
-
-
-
-
[Book] Principles and Structures of FPGAs2018
Author(s)
Hideharu Amano, Toshinori Sueyoshi, Masahiro Iida, Motoki Amagasaki, Yuichiro Shibata, Tomonori Izumi, Yukio Mitsuyama, Kentaro Sano, Hiroaki Nakahara, Tsutomu Maruyama, Yoshiki Yamaguchi, Yasunori Osana, Masato Motomura, Masanori Hariyama, Minoru Watanabe
Total Pages
231
Publisher
Springer
ISBN
9789811308239
