2016 Fiscal Year Research-status Report
超大規模集積回路の高速検証を可能にする論理エミュレータの研究・開発
| Project/Area Number |
16K00077
|
|---|
| Research Institution | Kumamoto University |
|---|
Principal Investigator |
久我 守弘 熊本大学, 大学院先端科学研究部(工), 准教授 (80243989)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | FPGA / 論理エミュレータ / 回路分割 / 高速シリアル通信 |
|---|
| Outline of Annual Research Achievements |
集積回路技術の向上により，SoC（System on a Chip）が実現できるようになった反面，実装するシステムの大規模化により設計検証に多大な時間がかかるようになってきた．集積回路の検証を行う際に用いるFPGA-based 論理エミュレータは広く用いられてきているものの，実装上の問題から動作速度が遅く，また複数FPGA への分割実装も容易でない．そこで，エミュレータの高速化および利便性の向上を目的として，高速シリアル通信を用いる新しいFPGA-based 論理エミュレータの研究・開発を行う．提案エミュレータはVirtual wire 技術で配線の仮想化を行うため，複数FPGA 間の物理的端子数の制約から解放され高速化を図ることが可能になると共に，実装の際の回路分割についても容易になるという特徴がある．
本年度は，Xilinx社製Kintex UltraScale FPGAであるXCKU040-2FFVA1156Eを使用したKintex UltraScale KCU105 Evaluation Kitボード2枚を使用し，単一リンクの光ファイバにより相互に接続したFPGA環境上で論理エミュレータを実現することに注力して実装テストを行った．3 種類のVTR ベンチマーク回路（fir_scu_rtl_restructured_for_cmm_exp, rs_decoder1およびmac2）を使用して評価した結果，I/O 数の制限でパラレル接続による複数のFPGAへは実装できない回路においても，21.2MHzで動作することを確認した．また，分割に関しても分割比などを考慮したツールを用いて行った．2 分割の場合，提案手法は従来手法に比べて動作が遅くなったが，提案手法は大規模な回路の分割に対しても対応できることが確認できた．なお，本成果については技術研究報告として発表している．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
FPGAボード2枚を光ファイバで相互接続した複数FPGA環境において，本年度の評価により論理エミュレータの実現可能性を確認するとともに，従来よりも高速に論理エミュレーションが可能であることを確認できた．本年度は当初より2枚のFPGAボードによる環境下での実装評価を目標としており，その点でおおむね順調に進展していると判断した．
しかしながら，本論理エミュレータを実用化レベルにまで発展させるためには，（１）3個以上の複数FPGA環境下におけるエミュレータの実現可能性および性能評価，（２）分割対象回路を大規模化した際でも対応可能な分割技術の開発，および，（３）検証支援ツールの構築，に関してさらに研究を推し進める必要がある．
|
| Strategy for Future Research Activity |
FPGAボード2枚を光ファイバで相互接続した複数FPGA環境において，本年度の評価により論理エミュレータの実現可能性を確認するとともに，従来よりも高速にASICエミュレーションが可能であることが確認できた．しかしながら，本論理エミュレータを実用化レベルにまで発展させるためには，今後以下の点を明確にしていく必要がある．
（１）3個以上の複数FPGA環境下におけるエミュレータの実現可能性および性能評価：3個以上のFPGAを光ファイバにより相互接続した環境下における評価については，未だ見積りの域を脱していない．今後，具体的な実装評価が必要である．
（２）分割対象回路を大規模化した際でも対応可能な分割技術の開発：本年度使用したベンチマーク回路は大規模集積回路と比較するとまだまだ小さい部類に入る．今後は，さらに大規模な回路を対象とした分割実装手法についての対応が必要である．
（３）検証支援ツールの構築：本年度の評価では，一部手作業による回路分割を行うと共に，FPGAへの分割実装前に十分な機能シミュレーションを要していた．これらの作業ステップを効率化するために，さらなる支援ツールの構築が必要である．
|
Research Products
(2 results)
