2017 Fiscal Year Research-status Report
CPU-FPGA混在クラスタによるCFD向け高性能計算システムの研究
| Project/Area Number |
16K00078
|
|---|
| Research Institution | University of the Ryukyus |
|---|
Principal Investigator |
長名 保範 琉球大学, 工学部, 助教 (00532657)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
天野 英晴 慶應義塾大学, 理工学部(矢上), 教授 (60175932)
藤田 直行 国立研究開発法人宇宙航空研究開発機構, 航空技術部門, 主幹研究開発員 (70358480)
中條 拓伯 東京農工大学, その他の研究科, 助教授 (80217736)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | FPGA / アクセラレータ / 並列システム / 高位合成 |
|---|
| Outline of Annual Research Achievements |
2016年度に構築したホストPC2台とFPGAボード3台から成るFPGAクラスタのプロトタイプをFPGAボード4台に拡張し、ホストからのアクセスやFPGA間の通信が安定して動作するに至った。FPGA間のリンク速度を6.25Gbpsから7.8125Gbpsへ25%引き上げるとともに、PCI expressのDMAの実装を改善することで、従来10MB程度の大きなトランザクションでないと帯域が飽和できなかったものを100kB程度の小さなトランザクションでも充分な速度を実現した。また、ホストからFPGAへアクセスするためのAPIの整備を行い、プログラマビリティを向上した。
評価用のアプリケーションに関しては、この環境での前年度までのアクセラレータ実装ではデータはFPGAの内部RAMに格納していたため扱うことのできる問題サイズに限度があったが、FPGA外部のSDRAMを用いた動作を可能とした。また、従来はHDLでアクセラレータの実装を行っていたが、グループ内で開発した高位合成ツールであるJRT (JavaRock Thrash) によってJavaからのデザインエントリを実現した。同様の手法で今後、商用の高位合成ツールからのデザインエントリも可能になる予定である。
ARMプラットフォームを用いた研究では、引き続きOpenCLによって粒子法の実装を行っており、メモリアクセスパターンが原因でGPUでは高速化の困難な部分のFPGA実装による高速化に成功した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
プラットフォームとしてのハードウェアと、それを制御するためのソフトウェアは基本的な部分の開発は順調に進展しており、この上で動作する性能評価用のアプリケーションの実装も進んでいる。今年度はHDLに加えて、農工大で開発した高位合成ツールによる性能評価用のアプリケーションの実装も行った。また、商用のC言語ベースの設計ツールの導入も可能な見通しが立っている。以上のことから、プロジェクト全般に順調に進捗している。
|
| Strategy for Future Research Activity |
アプリケーションを実装するための基本的な環境は琉球大および慶應義塾大で確立しており、農工大で開発された高位合成系の導入も完了した。最終年度は各機関で連携しながらアプリケーションの実装と全体的な性能評価を進めていく予定である。
|
