2017 Fiscal Year Research-status Report
省電力セルフタイム回路によるヘテロジニアス無線通信プロセッサ
| Project/Area Number |
16K00082
|
|---|
| Research Institution | Kochi University of Technology |
|---|
Principal Investigator |
岩田 誠 高知工科大学, 情報学群, 教授 (60232683)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | 計算機アーキテクチャ / 無線通信 / セルフタイム回路 / 実時間処理 |
|---|
| Outline of Annual Research Achievements |
本研究は、ヘテロジニアス無線通信ネットワークにおける異種・異速度の複数の無線信号系列を多重に処理可能なストリーム信号処理プロセッサの構成法を明らかにするために、マルチユーザMIMOによるマルチモード受信機を想定し、変復調、誤り訂正、MACを対象に、（１）パイプライン並列アルゴリズム、（２）それらを多重に処理可能なストリーム信号処理アーキテクチャ、および、（３）それを構成する高機能メモリ機構と専用エンジンを省電力STP回路により実現することを目的としている。
本年度は、各共通処理のストリーム駆動プログラムのシミュレーション環境の構築、ならびに、昨年度に設計した専用エンジンを搭載したプロセッサを対象として、実時間タスクスケジュールが可能なハードウェアスケジューラを検討した。一般にOSに実装されるソフトウェアスケジューラは実行時オーバヘッドが大きい。これに対して、今年度に開発したハードウェアスケジューラは、オーバヘッドを極小化して、かつ、STP回路に基づくデータ駆動プロセッサ上での多重処理性能を最大限に引き出せる構成となっている。本スケジューラを搭載したプロセッサを65nmCMOSライブラリを用いて回路合成して、評価したところ、プロセッサ本来のスループット（op./sec.）の劣化がないことを確認できた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
研究実績の概要にも述べたように、平成29年度に計画していた、（１）各共通処理のストリーム駆動プログラムのシミュレーション環境の構築、ならびに、（２）ヘテロジニアス無線通信プロセッサLSIの回路設計、を実施した。前者については、複数タスクを多重に処理した場合の性能見積が可能な環境を実装し、現在、実際のLSI回路性能との比較検討を行っている段階である。また、後者については、実時間タスク制御も可能なプロセッサの回路設計を終え、メニーコア化の見通しが得られている状況である。
|
| Strategy for Future Research Activity |
最終年度には、これまでに完成している専用エンジンならびにプロセッサコアの回路を複数接続したマルチコア構成のLSI回路設計ならびに回路合成後評価を実施する予定である。並行して、メニーコア上でもオーバヘッドなく分散型に優先制御が可能なハードウェアスケジューラの構成法についても、追加的に検討を実施する予定である。
|
| Causes of Carryover |
（理由）米国で開催されたPDPTAにて研究成果の一部を発表した。そのための旅費を想定していたが、別の関連研究費で支弁したため。
（使用計画）本研究課題に関する情報収集あるいは研究打合せのための旅費に充当する予定である。
|
