2019 Fiscal Year Annual Research Report
Heterogeneous Wireless Communication Processor Based on Low-Power Self-Timed Circuits
| Project/Area Number |
16K00082
|
|---|
| Research Institution | Kochi University of Technology |
|---|
Principal Investigator |
岩田 誠 高知工科大学, 情報学群, 教授 (60232683)
|
|---|
| Project Period (FY) |
2016-04-01 – 2020-03-31
|
| Keywords | 計算機アーキテクチャ / 無線通信 / セルフタイム回路 / 実時間処理 |
|---|
| Outline of Annual Research Achievements |
緊急時や人口密集地域の広域通信の基盤となるヘテロジニアス無線通信ネットワークを実現するためには、異種の通信方式でかつ異なる伝送速度の無線信号系列（ストリーム）を同時に多重処理可能な端末技術の確立が必須である。本研究は、ヘテロジニアス無線通信ネットワークにおける異種・異速度の複数の無線信号系列を多重に処理可能なストリーム信号処理プロセッサの構成法を明らかにするために、マルチユーザMIMOによるマルチモード受信機を想定し、変復調、誤り訂正、MACを対象に、（１）パイプライン並列アルゴリズム、（２）それらを多重に処理可能なストリーム信号処理アーキテクチャ、および、（３）それを構成する高機能メモリ機構と専用エンジンを省電力セルフタイム型パイプラインSTP回路により実現することを目的としている。
昨年度までに、各共通処理のストリーム駆動プログラムのシミュレーション環境の構築、ならびに、実時間多重処理タスクスケジュールが可能なハードウェアスケジューラを検討した。また、このハードウェアスケジューラを搭載したコアをマルチコア化するための検討を進め、単一コア用スケジューリングアルゴリズムをEDFからLSTへ変更し、コア間接続網の各スイッチに自律的に緩やかなLSTスケジューリングが可能な回路を搭載する方式を考案し、65nmCMOSライブラリを用いて設計した回路の合成後シミュレーションと自作アーキテクチャシミュレータを併用して評価した。評価の結果、一般的なグローバルスケジューリングでは、コア数の増加に伴ってスケーラブルな性能が得られないが、提案方式では、コア数が増加してもスケジューラビリティを高く維持できることを確認した。最終年度には、ASIC試作評価に替えて、FPGA実装による評価を目標にして、単一コアを実装した。今後、提案手法の性能を継続して評価する予定である。
|
