• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2017 Fiscal Year Research-status Report

バイナリ合成における割り込み制御および動的制御のハードウェア化に関する研究

Research Project

Project/Area Number 16K00088
Research InstitutionKwansei Gakuin University

Principal Investigator

石浦 菜岐佐  関西学院大学, 理工学部, 教授 (60193265)

Co-Investigator(Kenkyū-buntansha) 吉田 信明  公益財団法人京都高度技術研究所, 研究開発本部, 副主任研究員 (00373506)
神原 弘之  公益財団法人京都高度技術研究所, 研究開発本部, 主席研究員 (80373497)
Project Period (FY) 2016-04-01 – 2019-03-31
Keywordsバイナリ合成 / 関数型言語からの高位合成 / 組込みシステム / IoT / 割り込み処理のハードウェア化 / 動的スケジューリング / RTOSのハードウェア化 / Erlang
Outline of Annual Research Achievements

本年度は, 割り込み処理を含むプログラムのバイナリ合成, バイナリ合成における動的スケジューリング, およびバイナリ合成により合成する回路の効率化に関して下記の成果を挙げることができた.
1. 割り込み処理を含むプログラムのバイナリ合成: (1) リアルタイムOSを利用してC言語で記述したシステムの記述からハードウェアを自動合成する手法を確立し, 特許を出願した. (2) Erlangプログラムから合成するハードウェアを効率的に動作させるための分散メモリアーキテクチャを考案し, 動作を確認した. (3) タイマー割り込みに基づくモーターの制御記述からハードウェアを合成する手法に関して, 性能評価を行なった.
2. 動的スケジューリング: 先行して実行できるデータフローグラフは1つまでという制限を撤廃する手法を考案し, 昨年度の手法よりも性能が向上することを確認した.
3. 合成する回路の効率化: 合成手法による回路規模の削減に関しては成果を挙げることはできなかったが, プログラムを分割して複数のハードウェアに合成し, 並列動作させることによって処理速度を向上させる方法を確立し, RSAの復号化回路に適用して効果を確認した.

Current Status of Research Progress
Current Status of Research Progress

1: Research has progressed more than it was originally planned.

Reason

1. 懸案であったRTOS利用システムのフルハードウェア化の方法論を確立し, 特許を出願することができた. 現在μiTRONを実例として実証システムを開発しているところである. また, Erlangからの高位合成に関しても, 実用的な回路規模のハードウェアを合成するためのバス結合メモリ分散アーキテクチャを考案し, 動作を確認することができた.
2. 分散制御手法に関しては, 3つ以上のデータフローグラフにまたがって先行制御を行う手法が論理的に非常に難しかったが, 分岐予測を伴わない場合にこれを実現する手法が定式化できた.
3. バイナリ合成により合成できる回路規模削減手法については, 大きな進展を得ることができなかった.

Strategy for Future Research Activity

1. 割り込み処理のバイナリ合成: μiTRON利用システムのフルハードウェア化に関しては, 今年度中に合成システムのプロトタイプにより付属のsample1.cを動作させ, 割込み処理やタスクスイッチに要するサイクル数や回路規模を評価する計画である. また, Erlangからの高位合成に関しては, さらなる回路規模削減のために一部ライブラリモジュールのVerilog HDLによる設計, ハードウェア構成の最適化を行なって最終的な評価を行う計画である. モーター制御に関しては, FPGAにより全ての制御を実行する4輪自走車のプラットフォームを実装する計画である.
2. 分散制御に関しては, データフローグラフの記述からハードウェアを自動的に合成するシステムを実装し, 性能評価を行う計画である.

Causes of Carryover

新しい有効な手法を考案できたがそのシステム実装をまとめきれなかったために, 次年度使用額が生じた.
(使用計画)
新しい手法のシステム実装を完成させるとともに, 研究成果を各種学会で発表する計画である.

  • Research Products

    (12 results)

All 2018 2017

All Journal Article (5 results) (of which Peer Reviewed: 5 results,  Open Access: 2 results) Presentation (6 results) Patent(Industrial Property Rights) (1 results)

  • [Journal Article] Extended Distributed Control for Dynamic Scheduling across Dataflow Graphs2018

    • Author(s)
      W. Nakano and N. Ishiura
    • Journal Title

      Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies 2018

      Volume: 1 Pages: 35-36

    • Peer Reviewed / Open Access
  • [Journal Article] High-Level Synthesis of Side Channel Attack Resistant RSA Decryption Circuit2018

    • Author(s)
      N. Osako, S. OTA, S. Yura, and N. Ishiura
    • Journal Title

      Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies 2018

      Volume: 1 Pages: 159-160

    • Peer Reviewed / Open Access
  • [Journal Article] Distributed Memory Architecture for High-Level Synthesis of Embedded Controllers from Erlang2017

    • Author(s)
      K. Azuma, N. Ishiura, N. Yoshida, and H. Kanbara
    • Journal Title

      Proc. ACM SIGPLAN International Workshop on Erlang 2017

      Volume: 1 Pages: 13-19

    • DOI

      10.1145/3123569.3123574

    • Peer Reviewed
  • [Journal Article] Binary Synthesis Implementing External Interrupt Handler as Independent Module2017

    • Author(s)
      N. Ito, Y. Oosako, N. Ishiura, H. Tomiyama, and H. Kanbara
    • Journal Title

      Proc. International Symposium on Rapid System Prototyping 2017

      Volume: 1 Pages: 92-98

    • DOI

      10.1145/3130265.3130317

    • Peer Reviewed
  • [Journal Article] Speculative Execution in Distributed Controllers for High-Level Synthesis2017

    • Author(s)
      M. Shimizu, N. Ishiura, S. Ota, and W. Nakano
    • Journal Title

      Proc. International Symposium on Rapid System Prototyping 2017

      Volume: 1 Pages: 99-105

    • DOI

      10.1145/3130265.3130319

    • Peer Reviewed
  • [Presentation] Erlangからの高位合成のためのメモリ分散アーキテクチャ2018

    • Author(s)
      東香実, 浜名将輝, 若林秀和, 石浦菜岐佐, 吉田信明, 神原弘之
    • Organizer
      電子情報通信学会VLSI設計技術研究会
  • [Presentation] RTOS を用いたシステムの高位合成によるフルハードウェア化2017

    • Author(s)
      大迫裕樹, 石浦菜岐佐, 神原弘之, 冨山宏之
    • Organizer
      組込みシステム技術に関するサマーワークショップ (SWEST)
  • [Presentation] Erlang からの高位合成のためのライブラリモジュールの回路規模削減2017

    • Author(s)
      浜名将輝, 石浦菜岐佐, 吉田信明, 神原弘之
    • Organizer
      電子情報通信学会ソサイエティ大会
  • [Presentation] Erlang からの高位合成のための関数レベル並列化2017

    • Author(s)
      若林秀和, 石浦菜岐佐, 吉田信明, 神原弘之
    • Organizer
      電子情報通信学会ソサイエティ大会
  • [Presentation] 分散制御による動的スケジューリングの適用範囲の拡大2017

    • Author(s)
      中野和香子, 石浦菜岐佐
    • Organizer
      電子情報通信学会ソサイエティ大会
  • [Presentation] モンゴメリ法及び並列化を適用した耐サイドチャネル攻撃RSA復号回路の高位合成2017

    • Author(s)
      大窄直樹, 石浦菜岐佐
    • Organizer
      電子情報通信学会ソサイエティ大会
  • [Patent(Industrial Property Rights)] リアルタイム処理装置及びその作製方法2018

    • Inventor(s)
      石浦菜岐佐, 大迫裕樹
    • Industrial Property Rights Holder
      学校法人関西学院
    • Industrial Property Rights Type
      特許
    • Industrial Property Number
      特願2018-029244

URL: 

Published: 2018-12-17  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi