2017 Fiscal Year Research-status Report
インパルス性雑音除去のための閾値算出法と高速な並列処理型アルゴリズムに関する研究
| Project/Area Number |
16K00260
|
|---|
| Research Institution | Nagano National College of Technology |
|---|
Principal Investigator |
宮嵜 敬 長野工業高等専門学校, 電気電子工学科, 教授 (10141889)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | インパルス性雑音 / 雑音除去 / スイッチングメディアンフィルタ / 閾値 / エッジフィルタ / 画像処理 |
|---|
| Outline of Annual Research Achievements |
平成29年度に実施した研究内容は、前年度のインパルス性雑音除去のための基本手法としている多方向走査平均処理スイッチング・メディアンフィルタ（MSMF）に閾値の自動算出法を組込み入れる改善を行ったマルチコア型スイッチング・メディアンフィルタ法（手法Ⅰ）に関して、以下の項目に改良を加えた。まず、本手法で雑音判定に用いる閾値には、画像ごとに雑音除去後の画質を最適にする最適閾値が存在する傾向があることを確認した。この閾値に関して、画像を分割して分割画像ごとに最適な閾値を決定する方法として、各分割画像内のエッジ情報を基にしたエッジ強度から閾値を決定する方法を開発し、復元画像の画質の比較を行った。次に、このエッジ強度を計算する領域に関して、前年度ではサンプル画像を用いた正方形、菱形および円形領域での比較結果から円形領域が良かったが、今年度の詳細な調査からは、注目画素を中心とした菱形領域のエッジ強度が最適閾値との関連性が高いことが確認された。この方式による画質は前方式と比較して、画質のPSNR評価値で0.5～2.6dBほど改善されることが判明した。現在この方式に基づいて、マルチコア型CPUでのアルゴリズムに改良を加えてプログラム化を進めているところである。また、この菱形領域による閾値計算法をGPUによる並列処理型（手法Ⅱ）の雑音除去のアルゴリズムに取り入れて改善を同時に進めているところである。
さらに、画質の改善を優先する手法として、GPUを用いた並列処理型として、ディープラーニングの一つであるニューラルネットワーク（CNN）を取り入れた発展型の手法に拡張を行ったところ、良好な画質結果が得られたため、学会での発表も実現している。他手法に比べて高速である提案手法に、このディープラーニングを取り入れることで、画質の改善がさらに向上できる。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
画像を分割して分割画像ごとに閾値を自動決定する方法の開発を大きな目標にしていたが、分割処理を割愛して注目画素の周辺領域のエッジ強度から直接閾値を算出するという簡潔なアルゴリズムに改善することができた。画質に関しては、従来の手法を上回ることが確認できているため良好な結果となっている。また、速度の向上改善として、当初の予定であるマルチCPU型の手法とGPUを用いた並列型の高速アルゴリズム手法に改良を現在進めているところであり、速度面においても成果が出る見通しができている。さらに、並列型としてディープラーニングを取り入れることで、画質の改善にもつながり、予定以上の成果を実現していると言える。
|
| Strategy for Future Research Activity |
最終年度となる平成30年度では、現在改良中の注目周辺領域のエッジ強度から閾値を自動決定する方式を取り入れてマルチコア型CPUとGPUを用いた並列処理アルゴリズムを完成させ、処理時間に関して従来の手法および他手法と比較することで開発手法の有効性を確認する。また、両手法に加えてディープラーニングを取り入れた手法に関して、処理時間と画質の比較をして各手法の特性を分析する。また、実用性の評価として、高解像度ディジタルカメラで撮影した高解像度の大量の画像に対して評価試験を行ないながら、さらなる閾値の決定方法と処理速度の改善を行って研究目的を達成する予定である。
|
| Causes of Carryover |
アルゴリズムの速度比較には、できるだけ最新の高速CPUおよびGPUを搭載したコンピュータを使用して比較実験を行う必要性があるのが大きな理由である。また、ディープラーニングを取り入れた並列処理の発展型アルゴリズムの実現の見通しができ、この手法ではニューラルネットワークを構成するための学習時間を削減する必要があり、最新のグラフィックメモリの大きいGPUを必要としているためでもある。さらに、その最終的な成果を国際会議や論文とするための経費が必要であるので次年度への繰り越しを行った。
|
