2017 Fiscal Year Research-status Report
初期視覚モデルの応用による時間ディジタル変換回路の研究
| Project/Area Number |
16K06318
|
|---|
| Research Institution | Kanagawa University |
|---|
Principal Investigator |
島 健 神奈川大学, 工学部, 教授 (50312088)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
Nicodimus Retdia 芝浦工業大学, 工学(系)研究科(研究院), 准教授 (90401538)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | 環状多相発振回路 / 時間ディジタル変換回路 / 初期視覚モデル / 発振モード / N-pathノッチフィルタ / 商用電源雑音 |
|---|
| Outline of Annual Research Achievements |
初期視覚モデルによる雑音除去、エッジ検出、動き検出等の働きを、時間ディジタル変換回路（TDC）の変換精度向上に利用するには、初期視覚モデルにおける視覚野間の配列の仕方と、TDCを構成する多相発振回路の発振モードとの対応を取らなければならない。このため、多相発振回路の発振モードに関する研究を継続して実施した。前年度の研究により、従来の多相発振回路であるORIGAMI発振回路および改良型ORIGAMI発振回路について、電源電圧の変動や、実デバイスに近い素子モデルパラメータを考慮した実験を行った結果、発振回路の発振波形より、発振モードを導く方法を考案した。この方法は、単位円上を移動する点列として発振出力を表現し、点列の重心の位置並びに重心の回転方向を観測することで、発振モードを推定するものである。この研究成果は、国際会議にて報告した。商用電源によるハム雑音の影響を低減するためのN-pathノッチフィルタの試作および測定による性能評価を行った。４０dB以上の雑音抑圧を目標としている。まずは１０パスのノッチフィルタを用いた雑音抑圧回路を設計し、シミュレーションでは７０dB以上の雑音抑圧が確認できた。回路を試作し、測定したところ２５dBの雑音抑圧した得られず、目標値には達していなかった。スイッチを介した電荷漏れが原因であろことを突き止め、新たに３パスのノッチフィルタで設計し直し、試作回路を評価したところ５０dB以上の雑音抑圧が得られた。これは目標値である４０dBよりも１／３倍ほど雑音を小さく抑えられる結果となった。研究成果は国内の研究会および学会にて発表した。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
現在、スタートアップ回路の導入により多相発振回路の発振モードを予測することが可能か否かの検討を行っている。特に多相発振回路の段数と発振モードの関係の定式化を試みているが、スタートアップ回路はそれ自身が、素子偏差や温度変動の影響を受けことが分かり、研究は遅れ気味である。なお、多相発振回路の位相雑音低減への応用が可能なハム雑音の低減に関して研究は予定通り進捗している。
|
| Strategy for Future Research Activity |
①スタートアップ回路はそれ自身が、素子偏差や温度変動の影響を受ける恐れがあるため、研究の重要な目標である回路の非線形性変動や電源変動なども含めた要因に起因する複数の発振モードの出現を回避する回路工夫についての研究に着手する。
②初期視覚モデルによる雑音除去、エッジ検出、動き検出等の働きを、時間ディジタル変換回路（TDC）の変換精度向上に利用するため、線形空間フィルター、視覚野の構造の非対称性、非線形処理を組み合わせ、その効果について評価を実施する。
③高周波帯域の雑音の抑圧が可能な雑音抑圧フィルタの設計および試作を行う。また、電源ラインの共通インピーダンスによる影響を解析し、TDCの低雑音化を図る。
|
| Causes of Carryover |
共同研究者が予定していた海外出張が学内の重要な業務と重なったため取りやめたためである。次年度において、N-Pathフィルターによる高域での雑音抑圧方法についての検討結果について、国内外の著名な学会での報告を計画している。
|
