2017 Fiscal Year Research-status Report
自己診断する性能保証型制御系：冗長性に基づく設計と検証
| Project/Area Number |
16K06425
|
|---|
| Research Institution | University of Hyogo |
|---|
Principal Investigator |
佐藤 孝雄 兵庫県立大学, 工学研究科, 准教授 (00347527)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | データ駆動 / 冗長設計 |
|---|
| Outline of Annual Research Achievements |
本研究の目的はシステムの数理的冗長性を利用することで入出力データに基づいて冗長な制御系設計を行うことである。現在の制御系の多くはディジタル計算機を用いた制御器を導入して設計されている。そのため、連続系の制御対象に対して、制御系を設計する場合には、連続時間系の要素と離散時間系の要素が混在するサンプル値制御系となる場合が多い。また、離散時間系と連続時間系の要素を交互に変換するために、サンプル回路やホールド回路を組み込んだ系ともなる。そのため、サンプリングやホールドの周期が同一である場合にはシングルレート系として制御系を容易に設計することが可能であるが、一般にはそれらは等しいとは限らず、その場合マルチレート系として設計することとなる。
本研究では、マルチレート系が有する冗長性を用いて、制御系の設計を行った。特に、入力の更新周期が出力の更新周期よりも短い系に対する制御系設計を行った。本研究成果として、入力冗長なマルチレート系に対するデータ駆動制御系設計を行った。入力冗長系のマルチレート系では、サンプル点上では出力は整定しているものの、サンプル点間で入力が振動する問題が指摘されている。そこで、本研究ではサンプル点間の振動を抑制する設計方法について検討を行った。また、入力冗長なマルチレート系のみならず、入力の更新周期よりも出力の更新周期がより短い出力冗長なマルチレート系に対する設計方法についても検討を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
データを用いて入力冗長なマルチレート系に対する設計を行っている。また、サンプル点間の振動に対する対策も同時に行えている。
|
| Strategy for Future Research Activity |
提案した設計方法の有効性を確認するため、既存のマルチレート系設計との比較を行う。また、具体的な設計方法について検討することによりその有効性を確認する。
|
| Causes of Carryover |
予定を超えた研究成果が得られたため、より高度な装置を設計する方法が必要であると判断したため、設計方法を変更する必要が生じた。
そのため、次年度に物品を購入して研究成果の検証を行うこととした。
|
