• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2017 Fiscal Year Research-status Report

データセンタにおけるPCMの寿命制御方式に関する研究

Research Project

Project/Area Number 16K16027
Research InstitutionKyushu University

Principal Investigator

小野 貴継  九州大学, システム情報科学研究院, 助教 (80756239)

Project Period (FY) 2016-04-01 – 2019-03-31
KeywordsPhase Change Memory / データセンター / 寿命制御
Outline of Annual Research Achievements

スケジューリングアルゴリズムの実現に向け,PCM(Phase Change Memory)の制御方式の違いによる性能および寿命の関係を調査する必要がある.PCMへの書き込み速度を遅くすることでセルの寿命(書き込み回数の上限)が長くなることが知られている(これを低速書き込みと呼ぶ).一方,書き込み速度が遅いことから,アプリケーション性能が低下するというデメリットもある.これまで,SLC(Single-Level Cell)に対する低速書き込みの評価は実施されているが,MLC(Multi-Level Cell)に対する低速書き込みの性能や寿命は報告されていない.そこで,MLC向けの低速書き込み技術を提案し,プロセッサシミュレータと協調して動作するPCMのソフトウェアシミュレータを開発した. このシミュレータではメインメモリとしてPCMを用いることができ,PCMの書き込みおよび読み出しレイテンシをパラメータとして変更可能であり,セルごとに残りの寿命を算出することが可能である.開発したソフトウェアシミュレータを用いてMLC向け低速書き込み手法を定量的に評価した結果,MLCへ通常の書き込み操作を実施する場合と比較して,低速書き込みにより寿命が約1.6倍になり,このときの性能低下は約3.3%であることが明らかになった.
また,並行して平成28年度からの継続で,データセンタで実行されるプログラムの解析も実施した.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

スケジューリングアルゴリズムの検討を進める中で,PCMの寿命をコントロールする手段があると,アプリケーションの要求やデータセンタの利用状況に応じてより効率的なスケジューリングができることが分かってきた.そこで,本年度はより多様なスケジューリングアルゴリズムの実現に向け,PCMの寿命をコントロールするための手法を提案し,ベンチマークプログラムを用いて性能と寿命の関係を定量的に明らかにした.

Strategy for Future Research Activity

平成30年度は引き続きスケジューリングアルゴリズム開発し,これまで構築してきたシミュレーション環境を活用して検証する.特に,アプリケーションの要求に応じてPCMを容量優先,レイテンシ優先,寿命優先などの目的で適応的に制御することで,データセンタのPCMを効率よく利用する手法を検討する.

Causes of Carryover

次世代メモリを搭載した製品を平成29年度に購入予定であったが,リリース時期が平成30年度になることが明らかになったため,使用予定額の一部を平成30年度に繰り越した.
繰越分を含めて主に実験環境の拡充のための物品費および学会発表等に必要な旅費として計上することとし,適切に執行する.

  • Research Products

    (5 results)

All 2018 2017 Other

All Int'l Joint Research (1 results) Presentation (3 results) (of which Int'l Joint Research: 2 results,  Invited: 1 results) Remarks (1 results)

  • [Int'l Joint Research] Lawrence Livermore National Laboratory(米国)

    • Country Name
      U.S.A.
    • Counterpart Institution
      Lawrence Livermore National Laboratory
  • [Presentation] Extending A Network Simulator for Power/Performance Prediction of Large Scale Interconnection Networks2018

    • Author(s)
      Takatsugu Ono, Yuta Kakibuka, Nikhil Jain, Abhinav Bhatele, Shinobu Miwa, Koji Inoue
    • Organizer
      Modeling and Simulation of HPC Architectures and Applications held in conjunction with SIAM Conference on Parallel Processing for Scientific Computing
    • Int'l Joint Research / Invited
  • [Presentation] 電力性能推定を目的としたインターコネクト・シミュレータTraceRPの開発2017

    • Author(s)
      小野貴継, 垣深悠太, 三輪忍, 井上弘士
    • Organizer
      情報処理学会研究報告, Vol.2017-HPC-161
  • [Presentation] Performance evaluation of Graph500 considering CPU-DRAMpower shifting2017

    • Author(s)
      Yuta Kakibuka, Yuichiro Yasui, Takatsugu Ono, Katsuki Fujisawa, Koji Inoue
    • Organizer
      Poster session The International Conference for High Performance Computing, Networking, Storage, and Analysis
    • Int'l Joint Research
  • [Remarks] Cyber-Physical Computing Laboratory

    • URL

      http://www.cpc.ait.kyushu-u.ac.jp/~takatsugu.ono/

URL: 

Published: 2018-12-17  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi