2016 Fiscal Year Research-status Report
高速A/D変換器の低電圧化および補正技術の確立と10mWデジタルRF受信機の開発
| Project/Area Number |
16K16030
|
|---|
| Research Institution | Osaka Institute of Technology |
|---|
Principal Investigator |
木原 崇雄 大阪工業大学, 工学部, 講師 (10736458)
|
|---|
| Project Period (FY) |
2016-04-01 – 2018-03-31
|
| Keywords | 時間インターリーブA/D変換器 / 電圧制御発振器 / デジタル補正 / デジタルRF受信機 |
|---|
| Outline of Annual Research Achievements |
平成28年度は、デジタルRF受信機を構成する次の要素回路と不要波の低減技術を開発した。
1. バックゲート電圧制御の発振器を用いたA/D変換器：発振器を集積したシリコンチップをSOTB 65nm CMOSプロセスを用いて製造した。測定により、発振器が所望の特性（発振周波数と周波数可変範囲）を得ていることを確認した。現在、この発振器を用いたA/D変換器を同プロセスで製造中である。
2. A/D変換器から生じる3次高調波の低減技術：デシメーションフィルタ・係数乗算器・加算器を用いた機構をMATLAB上で構築し、3次高調波を40 dB以上低減することに成功した。現在、乗算器に用いている係数の自動更新方法を検討している。
3. A/D変換器の時間インタリーブ化に伴う不要波の低減技術：3次高調波の低減機構にミスマッチ検出機能を加えた機構をMATLAB上で設計した。市販されているA/D変換器の出力波形を取得し、そのデータを用いたシミュレーションにより不要波を40 dB以上低減できることを確認した。
4. 同相雑音に耐性を持つ低雑音増幅器（LNA）：受信機の上でA/D変換器からのクロック信号（同相雑音）の影響を小さくするため、LNAを差動で構成した。シミュレーションにより従来の単相構成よりも高い同相雑音除去比が得られることを確認した。現在、LNAのチップをSOTB 65nm CMOSプロセスを用いて製造している。
これらの研究成果を査読付き国際会議で論文（1件）として発表し、さらに国内の学会でも報告（8件）した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
計画書で平成28年度に目標とした項目（受信機の要素回路と補正技術の開発）に関しては、計画通りに実行できた。しかし、A/D変換器の設計データの提出が当初の計画（7月中旬）に間に合わず2月下旬となったため、平成28年度中にA/D変換器を測定（評価）することができなかった。しかし、翌年度（平成29年度）に予定していたLNAの設計を前倒し（2月下旬）で終えることができたので、研究計画全体としてはおおむね順調に進んでいる。
|
| Strategy for Future Research Activity |
平成28年度に実施できなかったA/D変換器を評価すると同時に、MATLAB上で構築した3次高調波・不要波の低減機構をデジタル回路上で実現する。そして、LNA・A/D変換器・低減機構を接続することでデジタルRF受信機を完成させる。
|
| Causes of Carryover |
当初の計画では、A/D変換器の設計データを7月中旬に提出し、製造（納品）されたチップの測定を1月以降に行う予定であった。しかし、本研究のA/D変換器はこれまでとは異なる構成であったために設計と検証が間に合わず、次の試作（2月下旬）に設計データを提出した。そのため、チップの試作費用や測定に関わる評価ボード・実装・測定機器の購入費用が次年度（平成29年度）での支払いとなった。
|
| Expenditure Plan for Carryover Budget |
2月下旬に設計データを提出したA/D変換器は、平成29年9月上旬に納品される予定である。したがって、平成28年度に執行できなかった予算（チップ試作・評価ボード・実装・測定機器）は平成29年度の9月以降に執行する。
|
