• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2018 Fiscal Year Annual Research Report

Hardware-oriented Algorithms and Implementation Methodology for Object Recognition

Research Project

Project/Area Number 16K16085
Research InstitutionOsaka University

Principal Investigator

劉 載勲  大阪大学, 情報科学研究科, 助教 (70726976)

Project Period (FY) 2016-04-01 – 2019-03-31
Keywords物体認識 / 画像処理 / パターン認識 / 機械学習 / ハードウェア / アクセラレータ
Outline of Annual Research Achievements

本研究は物体認識アルゴリズムの効率化とそれに基づく高精度かつ高速な物体認識システムの実現を目的とし、(1)ハードウェア指向の特徴記述子に関する研究、(2)メモリ競合を伴わない識別器の並列処理とその実装方式に関する研究、(3)ハードウェア志向の提案アルゴリズムに基づく高精度かつ高速な物体認識システムの実現と検証の3つの段階にわけて行われた。
上記(1)、(2)に該当する最終年度前年度までの研究では、数学的な工夫によって計算精度や認識精度の劣化を伴わないハードウェア志向のアルゴリズムを開発し、その成果を4つの国際会議で公表し、1件の特許を出願している。
最終年度の研究では、これまでの提案アルゴリズムを一つの物体認識システムとして統合し、提案システムが物体認識の精度、物体認識の処理速度、回路の面積効率において既存のハードウェアシステムを大きく凌駕することを明らかにした。最終年度の研究はシステムを構成する要素技術の2つをそれぞれ2つの学術論文誌に発表し、国際会議にて提案システムの公表とデモンストレーションを行うなど、その成果を認められている。
本研究成果が持つ意義は、物体認識システムの構築におけるアルゴリズムとハードウェアの融合が既存の実装方式では実現できなかった突破口を作る鍵となり得ることを実証した点である。
今後の研究活動においては、本研究で得られた知見を活かし、深層学習のためのハードウェア志向アルゴリズムに関する研究が先行して行い、高い電力効率を有する深層学習のアクセラレータの実装方式について研究を行う予定である。

  • Research Products

    (3 results)

All 2018

All Journal Article (2 results) (of which Peer Reviewed: 2 results) Presentation (1 results) (of which Int'l Joint Research: 1 results)

  • [Journal Article] Decomposed Vector Histograms of Oriented Gradients for Efficient Hardware Implementation2018

    • Author(s)
      MITSUNARI Koichi、TAKEUCHI Yoshinori、IMAI Masaharu、YU Jaehoon
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E101.A Pages: 1766~1775

    • DOI

      10.1587/transfun.E101.A.1766

    • Peer Reviewed
  • [Journal Article] Hardware Architecture for High-Speed Object Detection Using Decision Tree Ensemble2018

    • Author(s)
      MITSUNARI Koichi、YU Jaehoon、ONOYE Takao、HASHIMOTO Masanori
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E101.A Pages: 1298~1307

    • DOI

      10.1587/transfun.E101.A.1298

    • Peer Reviewed
  • [Presentation] Hardware Architecture for Fast General Object Detection Using Aggregated Channel Features2018

    • Author(s)
      MITSUNARI Koichi、YU Jaehoon、HASHIMOTO Masanori
    • Organizer
      IEEE Asian Solid-State Circuits Conference
    • Int'l Joint Research

URL: 

Published: 2019-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi