2017 Fiscal Year Annual Research Report
Stacked short channel III-V MOSFET
| Project/Area Number |
16K18087
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
金澤 徹 東京工業大学, 工学院, 助教 (40514922)
|
|---|
| Project Period (FY) |
2016-04-01 – 2018-03-31
|
| Keywords | MOSFET / III-V族化合物 / マルチゲート / MOCVD / ナノシート |
|---|
| Outline of Annual Research Achievements |
本研究課題は将来の大規模集積回路での利用を見込んだ、超高速・低消費電力トランジスタを実現することを目的とし、高い電子移動度を有する化合物半導体InGaAsを用いた積層型薄膜チャネル、マルチゲート構造、有機金属気相成長法による再成長で形成された高濃度ドーピングソース/ドレイン層、といった特徴を備えたデバイスを提案している。
前年度までに確立された再成長ソース/ドレインの作製プロセスを用いて提案デバイス構造における動作実証へ向けた取り組みを行った。再成長後に犠牲層となるチャネルInGaAs間のInPを横方向からウェットエッチングすることで、再成長層により中空保持されたInGaAsナノシートチャネル構造が形成可能であることを示した。
ここに原子層堆積法により高誘電率ゲート絶縁膜を、スパッタ法によりゲート金属をそれぞれ堆積し、MOSゲートスタックを作製した。電子顕微鏡断面観察により、厚さ10 nm/幅100 nm以上の高いアスペクト比と良好な膜厚均一性を持つ二層のナノシート型チャネルの形成を確認した。電流電圧特性の評価においてトランジスタ動作が得られ、過去に作製したフィン構造素子に対して短チャネル効果への耐性に優れる良好なサブスレッショルド特性を示した。また、設計幅辺りの電流が一定となる傾向が示され、ナノシート構造をフィン/ナノワイヤ構造と比較した場合の利点となる電流設計の連続性を示唆する結果を得た。さらにゲート金属のALD成膜によるゲートオールアラウンド構造導入を行い、電流立ち上がりの急峻性が改善し、動作電圧が低下することを示した。
上記結果により提案した積層型InGaAs薄膜チャネルトランジスタの基本動作を実証し、サブスレッショルド特性の改善といった利点を示すことが出来た。今後、絶縁膜特性の改善や寄生抵抗の削減を行うことで高電流動作の実現といったさらなる特性改善が期待される。
|
