2017 Fiscal Year Research-status Report

多様な光・電気融合システムに対応可能な高速・低電力・小面積光受信回路の設計手法

Research Project

Project/Area Number	16K18092
Research Institution	The University of Shiga Prefecture
Principal Investigator	土谷亮滋賀県立大学, 工学部, 准教授 (20432411)
Project Period (FY)	2016-04-01 – 2019-03-31
Keywords	光インターコネクト / 小面積化 / 低ノイズ化 / 高速化
Outline of Annual Research Achievements	今年度の実績として，計画書で目標に掲げていた高速化をほぼ達成したことが挙げられる．本研究は高密度実装に向けた小面積で高速なアンプの実現を目標とし，1チャネルで50 Gbps を数値目標として掲げていた．CMOS 65nmで試作したチップは実測で45 Gbpsの動作を確認し，消費電力は約4mWを実現した．目標の50 Gbps には届かなかったものの，電力効率 (1ビット伝送に必要なエネルギー)が 0.1pJ/bit を下回るという世界最高クラスの電力効率を達成した．また，独自設計のインダクタを最適化することにより幅200um以下での実装を実現しており，高速・低電力・小面積の全てを満たす回路設計を実現させた．本成果は現在国際会議への投稿を準備中である．さらなる小面積化のため，インダクタの設計方法にも改良を加えており，シミュレーションベースの検討結果が国際会議に採択されている．多様な性能への対応という面では，速度を25Gbpsに設定した場合についても検討が進んでおり，インダクタなしでの帯域延伸・低ノイズ化設計を提案した．CMOSプロセスにおいてインダクタなしでの25Gbpsはこれまでにほとんど例がなく，世界最小クラスの面積を達成している．本成果についても実測での効果が確認されており，国際会議への投稿を準備している．多並列実装時のノイズ対策についても検討を行なっているが，提案したノイズ抑制回路の効果が実測で明確に確認できていない．ノイズのモデル化に誤差があり，回路設計が適切に行なわれていないと推測しており，現在検討中である．ただし当初計画では予定していないノイズ抑制回路の提案を行なっており，致命的な遅れにはなっていない．
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason 研究計画に掲げた「超高速化 (50Gbps動作)」，「並列実装用設計 (25Gbps)」を実測で確認しており，それぞれ電力効率，面積で世界最高クラスの性能を達成している．また，平成28年度に遅れていたインダクタ設計についても検討が進み，小面積設計およびモデル化に関する成果が国際会議に採録されている．ノイズ問題について，提案したノイズ抑制回路が想定した性能を発揮できなかったという課題は残っているが，研究計画では平成29年度のノイズ対策は実測による基礎データの収集である．実測および問題点の洗い出しは進んでいるため，ノイズ抑制回路の提案に関しては軽微な遅れであると考えている．以上より，研究計画に掲げた目標にはほぼ到達したと考えている．
Strategy for Future Research Activity	研究は順調に進んでおり，平成30年度は計画通り設計手法の提案とその実証を目標として研究を進める．解決すべき課題としては並列実装時のノイズについて検討を修正し，ノイズ対策回路の提案を行なう．また，平成29年度の検討によりノイズ対策回路においても小面積設計が課題になることが分かっており，その点について最適化手法を検討する．現在回路設計を行なっており，チップ試作・実測を軸に検討を進める予定である．
Causes of Carryover	次年度使用学が3万円強発生している．これは直接経費の3%以下であり，研究費の支出はほぼ計画通りとなっている．3万円は各種経費の変動で容易に吸収される額であるため，特定の使途は定めず，支出状況に応じて有効に活用する．