2016 Fiscal Year Research-status Report
完全自律誤り訂正VLSI設計技術の構築と脳型LSIシステムへの応用展開
| Project/Area Number |
16KT0187
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
夏井 雅典 東北大学, 電気通信研究所, 准教授 (10402661)
|
|---|
| Project Period (FY) |
2016-07-19 – 2019-03-31
|
| Keywords | 集積回路 / LSI設計技術 / ディペンダブル・コンピューティング / 誤り訂正技術 / 最適化アルゴリズム |
|---|
| Outline of Annual Research Achievements |
半導体素子の極限的微細化にともない，年々増加する製造バラつきの影響を抑制しつつ動作時の信頼性を如何に確保するかが集積回路設計における主要なボトルネックになりつつある．スパコンなどに代表される高性能コンピューティング分野においては，高い性能を有しつつも信頼性が未だ十分に保証されていない未知の素子を組み合わせて高信頼なシステムを構築するという難題を設計者に課すこととなり，その信頼性確保は今後ますます困難になっていくと予想される．こういった技術動向をふまえると，従来のいわゆるワーストケース設計に基づいて十分な性能を有するシステムを構築することが事実上不可能になることは想像に難くなく，概念そのものを根本から変えた新しい設計手法の確立が急務となる．
以上をふまえ，本研究では，従来の静的な補償だけでなく，時々刻々と変わる環境に応じて動的かつ自律的にその構造および動作を変化する性質，すなわち生物の脳における「知的環境適応性（可塑性）」を有する次世代VLSI実現のための基盤技術の確立を目的とした研究を推進している．本年度は，LSIに内蔵された不揮発性可変抵抗素子の確率的動作を考慮することで，LSIの高信頼性と回路本来の高性能性・低消費電力性の両立を実現する設計技術について研究を行った．可変抵抗素子に対する書込みが成功したか否かではなく，LSIとして所望の演算が行われるかどうかを判断基準としたエラーマスキング処理を採用することにより，可変抵抗素子に要求する歩留まりを大きく緩和でき，結果としてLSIの低電力動作が達成できることを証明した．
さらに，マイクロプロセッサ内のデータ転送におけるソフトエラーを対象とした，脳型計算に基づく訂正技術についても検討を行い，その有効性を確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
本年度の実施を計画していた柔軟な最高性を可能とする回路設計技術について十分な成果が得られている他，次年度移行に推進予定であったアルゴリズムについても初期検討を開始できたことからも，当初の計画以上に進展していると判断できる．
|
| Strategy for Future Research Activity |
本年度に得られた成果を元に，センサからの時系列入力情報を内部に蓄積することで，動作環境に即した適切な処理へと機能を変化させる環境適応型LSIの基本アーキテクチャを策定するとともに，そのさらなる高度化とハードウェアへの実装に関する検討を行う．最適化アルゴリズムについては，ニューラルネットワークに代表される学習型ネットワークを回路構造に内包することとし，オンチップ・オフチップ両面からのアプローチにより，アルゴリズムの実装方法とそのオーバヘッドについて評価を行う．
|
