2017 Fiscal Year Research-status Report
完全自律誤り訂正VLSI設計技術の構築と脳型LSIシステムへの応用展開
| Project/Area Number |
16KT0187
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
夏井 雅典 東北大学, 電気通信研究所, 准教授 (10402661)
|
|---|
| Project Period (FY) |
2016-07-19 – 2019-03-31
|
| Keywords | 集積回路 / LSI設計技術 / ディペンダブル・コンピューティング / 誤り訂正技術 / 最適化アルゴリズム |
|---|
| Outline of Annual Research Achievements |
半導体素子の極限的微細化にともない，年々増加する製造バラつきの影響を抑制しつつ動作時の信頼性を如何に確保するかが集積回路設計における主要なボトルネックになりつつある．スパコンなどに代表される高性能コンピューティング分野においては，高い性能を有しつつも信頼性が未だ十分に保証されていない未知の素子を組み合わせて高信頼なシステムを構築するという難題を設計者に課すこととなり，その信頼性確保は今後ますます困難になっていくと予想される．こういった技術動向をふまえると，従来のいわゆるワーストケース設計に基づいて十分な性能を有するシステムを構築することが事実上不可能になることは想像に難くなく，概念そのものを根本から変えた新しい設計手法の確立が急務となる．
以上をふまえ，本研究では，従来の静的な補償だけでなく，時々刻々と変わる環境に応じて動的かつ自律的にその構造および動作を変化する性質，すなわち生物の脳における「知的環境適応性（可塑性）」を有する次世代VLSI実現のための基盤技術の確立を目的としている．本年度は，メモリープロセッサ間のボトルネックを緩和する回路技術の導入により，不揮発性可変抵抗素子の確率的動作がLSI全体の性能に与える影響を緩和し，結果としてLSIの低電力・高性能動作が達成できることを証明した．
また，LSIシステムを伝搬する情報の時系列的特徴を活用した脳型計算ベース誤り訂正技術および不正侵入検出技術についても検討を行い，その有効性を確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
昨年度に引き続き，柔軟な再構成を可能とする回路設計技術について継続的に成果が得られているのに加え，本年度から開始予定であったアルゴリズムについても複数の適用先を対象とした研究を推進できており，当初の計画以上に進展していると判断できる．
|
| Strategy for Future Research Activity |
本年度の成果を元に，センサからの時系列入力情報を内部に蓄積することで，動作環境に即した適切な処理へと機能を変化させる環境適応型LSIの基本アーキテクチャの策定を引き続き進める．最適化アルゴリズムについても，現在推進している時系列特徴を活用した高信頼化技術のハードウェア実装を進め，その有効性を明らかにする．以上の成果を元に，研究全体の取りまとめを行う．
|
| Causes of Carryover |
研究成果の一部について，当初は本年度中の国際学会における発表を予定していたが，その内容を高度化した上でよりインパクトのある国際学会へ投稿したほうが適切であると判断し，その分の旅費を次年度へ繰り越すこととした．
|
